关于带power 和 gnd的单元的综合问题

sharpmental1979 · 发表于 2021-11-25 20:56:05

您需要登录才可以下载或查看，没有账号？注册

x

SMIC提供的CDL和LIB文件都自带VDD和VSS。并且内部没有做inherited connection。

但是我综合出来的结果却不带。
综合出来的网表如图。
问题是我这样把网表导到cadence里面跑仿真的话，VDD和VSS是浮空的。
有什么综合时候的语句可以强制连接VDD和VSS端口吗?

莫名晴天 · 发表于 2021-11-26 09:42:32

write_file 去写netlist 加上-pg就可以了

sharpmental1979 · 发表于 2021-11-27 11:13:47

感谢回复。我简单的加-pg参数的话，会说 no pg information avaliable for design.
能否进一步介绍一下，如何定义相关信息呢？

[求助] 关于带power 和 gnd的单元的综合问题