如何将CPU执行的代码快速下载到片内SRAM中？

chensiheng

芯片测试FT阶段，需要依赖CPU测试一些功能，所以必须通过JTAG接口控制CPU下载执行代码，但是因为JTAG数据是按照单bit传输，当代码比较长的时候下载速度慢。
除了jtag下载的方式，有没有其他硬件实现方式，能大大提高代码下载到片内SRAM的效率？

coolbear2021

代码量一定的情况下，要么提高接口速率，要么采用并行。
速率的话，jtag也没法做多快，如果有usb之类的接口，可以考虑使用usb接口下载。
并行的话，可以考虑4线spi，或者自定义接口（比如8线或16线的sram接口之类的），设计上做一个并行口转ahb master的模块，以实现快速下载。
或者换个实现方式，让cpu支持执行外部程序（比如qspi flash或者其它存储器），FT板上贴上对应的存储器，程序提前通过别的方式下载好，这样就可以让cpu直接去执行了，但是外部存储的话，性能相对sram会差一些，总体测试时间不一定会少。

aegeus

JTAG这种串行接口，一bit一bit的shift，还有tap状态机跳转的开销，确实会慢一点。
芯片bootrom是否支持从外部flash这些外设启动？代码可以放到外设存储中，启动后从外部flash、DDR copy到sram并执行，这样能快一点。

chensiheng

coolbear2021 发表于 2021-11-17 17:19
代码量一定的情况下，要么提高接口速率，要么采用并行。
速率的话，jtag也没法做多快，如果有usb之类的接口 ...

感谢回复，目前考虑2中方式：
1.设计一个SRAM转AHB mater口的模块，接到总线上，SRAM时序激励从IO灌进来；
2.将SRAM时序激励从IO灌进来，通过选择器接到内部SRAM端口；

chensiheng

aegeus 发表于 2021-11-17 17:16
JTAG这种串行接口，一bit一bit的shift，还有tap状态机跳转的开销，确实会慢一点。
芯片bootrom是否支持从外 ...

是的，目前CP阶段还不支持外设存储。