手机号码,快捷登录
找回密码
登录 注册
我来回答
举报
asic_service 发表于 2021-11-23 15:51 《On-Chip-Bus》:DDR/Cache原理,APB/AHB/AXI,bus效率分析与提升。看看能不能提升对BUS的理解。(这个比 ...
aegeus 发表于 2021-11-23 15:57 题目比较宽泛,总线设计首先是满足协议。 如果对throughput性能有要求,可以考虑用支持burst传输的总线,或 ...
chnzms 发表于 2021-11-23 22:18 是自己设计interconnection还是调整各种配置? 如果调整配置的话,应该主要就是burst、outstanding这些参数 ...
kangliyu 发表于 2021-11-25 13:41 谢谢您的回复,您所说的自己设计interconncetion指得是在已有的SOC上的AXI总线上与想要挂载的模块之间的 ...
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-7-3 09:46 , Processed in 0.021292 second(s), 6 queries , Gzip On, MemCached On.