在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5258|回复: 5

[求助] 求助:ISE14.7 如何查看报告中的等效门电路

[复制链接]
发表于 2015-12-23 21:52:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
RT,请教一下各位,如果在ISE14.7这个版本生成的报告中找到等效门电路数目的地方?
发表于 2015-12-24 09:34:13 | 显示全部楼层
fpga的报告会以占用的LUT,slices来说明。每个lut的结构或者slices是可以映射到门电路的。但是这样并不准确。因为假设你的代码里面组合逻辑很多,寄存器很少。这样fpga是使用更多的slices里面的组合逻辑来实现你的功能。report里面的slices只是用了其中的组合逻辑。因此,评估的面积会偏大
 楼主| 发表于 2015-12-24 10:08:54 | 显示全部楼层
回复 2# whz7783478


   谢谢解答,我是网上搜资料发现可以直接看等效门电路才有此一问,当然等效出来的门电路数目只能供参考。还是要请教一下怎么把slice和lut换算成对应的门电路呢?
发表于 2016-12-24 17:55:54 | 显示全部楼层
回复 1# luxifaweifeng

你好,我最近也在看FPGA设计花费的实际门数,发现ise14.7的版本已经没有这个参数Total equivalent gate count for design,好像只有ise9.1的才有,请问你最后咋弄的啊?非常感谢。
发表于 2021-5-24 20:59:26 | 显示全部楼层

1、首先将工程这一步综合运行一下
image.png 2、查看RTL,到达右图所示
image.png
3、最后重点到了,如果想看门电路,只需要双击右图中的框架即可,如下图所示
image.png




发表于 2021-11-23 19:20:57 | 显示全部楼层
谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:29 , Processed in 0.024773 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表