设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › FPGA Tools Synthesis QoR Benchmark
1234
返回列表 发新帖
楼主: Timme

[原创] FPGA Tools Synthesis QoR Benchmark

[复制链接]
yzt000000
发表于 2016-11-4 23:19:05 | 显示全部楼层
没想到vivado还是这么次， 10多年了xilinx 的综合器一点长进都没有
回复 支持 反对

举报

35398317
发表于 2016-11-5 23:43:51 | 显示全部楼层
Good stuff, thanks a lot!
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

bjxydedu118
发表于 2016-11-6 15:11:40 | 显示全部楼层
大神，小白向你学习，
回复 支持 反对

举报

garyqimonda
发表于 2017-4-30 11:02:38 | 显示全部楼层
原来Spartan 6这种低端货应该用ISE，哈哈，受教了
回复 支持 反对

举报

edacw
发表于 2019-12-22 21:10:30 | 显示全部楼层
不知道现在的Vivado有多大提高？
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

smarthb
发表于 2021-10-21 15:40:51 | 显示全部楼层
受教了，原来寄存器复制可以帮助收敛时序。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

keepfaith4ever
发表于 2021-11-24 11:17:00 | 显示全部楼层
mark，学习了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 10:43 , Processed in 0.016571 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表