在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2641|回复: 7

[求助] FPGA开发时的问题

[复制链接]
发表于 2021-11-23 15:04:55 | 显示全部楼层 |阅读模式
10资产
请问有大佬知道在FPGA开发过程中有个需求应该如何满足:
在设计的电路的输入与输出都有一个寄存器(输入与输出都会寄存一拍),现在想要在FPGA中映射这个电路,想着如何讲输入与输出的这个寄存器映射在IO模块里的那个寄存器上,希望有前辈可以解答一下,万分感谢

最佳答案

查看完整内容

学习到了,我补充一下二楼的回答。下图是xilinx ug901文档中的说明。 xilinx 官网上还有一个关于这方面的问题的解答,讲的很详细可以一起学习看看。66668 - Vivado - Successfully packing a register into an IOB with Vivado (xilinx.com);
发表于 2021-11-23 15:04:56 | 显示全部楼层
本帖最后由 fengbohan1 于 2021-11-23 16:41 编辑

学习到了,我补充一下二楼的回答。下图是xilinx ug901文档中的说明。 image.png
xilinx 官网上还有一个关于这方面的问题的解答,讲的很详细可以一起学习看看。66668 - Vivado - Successfully packing a register into an IOB with Vivado (xilinx.com)
发表于 2021-11-23 16:17:59 | 显示全部楼层
quartus里面使用约束:set_instance_assignment -name FAST_INPUT_REGISTER/FAST_OUTPUT_REGISTER ON -to ***
vivado好像是(*IOB = "TRUE"*) 定义变量。
发表于 2021-11-23 17:31:36 | 显示全部楼层
都是高手,学些
发表于 2021-11-24 09:20:53 | 显示全部楼层
*IOB = "TRUE"*
 楼主| 发表于 2021-11-25 13:42:37 | 显示全部楼层


smarthb 发表于 2021-11-23 16:17
quartus里面使用约束:set_instance_assignment -name FAST_INPUT_REGISTER/FAST_OUTPUT_REGISTER ON -to * ...


好的,谢谢大佬您的回复
 楼主| 发表于 2021-11-25 13:43:36 | 显示全部楼层


fengbohan1 发表于 2021-11-23 16:24
学习到了,我补充一下二楼的回答。下图是xilinx ug901文档中的说明。
xilinx 官网上还有一个关于这方面的问 ...


好的,感谢大佬您的回复
 楼主| 发表于 2021-11-25 13:44:33 | 显示全部楼层


好的,谢谢大佬您的回复
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-15 03:35 , Processed in 0.023097 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表