FPGA开发时的问题

kangliyu · 发表于 2021-11-23 15:04:55

请问有大佬知道在FPGA开发过程中有个需求应该如何满足：
在设计的电路的输入与输出都有一个寄存器（输入与输出都会寄存一拍），现在想要在FPGA中映射这个电路，想着如何讲输入与输出的这个寄存器映射在IO模块里的那个寄存器上，希望有前辈可以解答一下，万分感谢

fengbohan1 · 发表于 2021-11-23 15:04:56

本帖最后由 fengbohan1 于 2021-11-23 16:41 编辑

学习到了，我补充一下二楼的回答。下图是xilinx ug901文档中的说明。

xilinx 官网上还有一个关于这方面的问题的解答，讲的很详细可以一起学习看看。66668 - Vivado - Successfully packing a register into an IOB with Vivado (xilinx.com)；

smarthb · 发表于 2021-11-23 16:17:59

quartus里面使用约束：set_instance_assignment -name FAST_INPUT_REGISTER/FAST_OUTPUT_REGISTER ON -to ***
vivado好像是(*IOB = "TRUE"*) 定义变量。

keepfaith4ever · 发表于 2021-11-23 17:31:36

都是高手，学些

cfly_chang · 发表于 2021-11-24 09:20:53

*IOB = "TRUE"*

kangliyu · 发表于 2021-11-25 13:42:37

smarthb 发表于 2021-11-23 16:17
quartus里面使用约束：set_instance_assignment -name FAST_INPUT_REGISTER/FAST_OUTPUT_REGISTER ON -to * ...

好的，谢谢大佬您的回复

kangliyu · 发表于 2021-11-25 13:43:36

fengbohan1 发表于 2021-11-23 16:24
学习到了，我补充一下二楼的回答。下图是xilinx ug901文档中的说明。
xilinx 官网上还有一个关于这方面的问 ...

好的，感谢大佬您的回复

kangliyu · 发表于 2021-11-25 13:44:33

cfly_chang 发表于 2021-11-24 09:20
*IOB = "TRUE"*

好的，谢谢大佬您的回复

账号		自动登录	找回密码
密码			注册

[求助] FPGA开发时的问题