请问DC综合的乘法器是什么类型的？有必要再用verilog专门写一个乘法器吗？

wangxuede220 · 发表于 2010-10-19 15:40:54

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 wangxuede220 于 2010-10-20 22:19 编辑

大家好：
               请问DC对于“*”综合出来的乘法器是什么类型的？有必要再用verilog专门写一个乘法器吗？现在我的工作时钟为20m左右，数       据位数为32位的，需要乘法器在一个时钟内完成计算。
               这个综合出来的数据是多少位的呢，如果我是32×32，输出还要32位的，就是将低几位截掉，综合器可以实现吗？截掉的话，是乘法器中的加法器的操作位数也会减少吗？
               如果输出的不是32位的话，我自己设计一个输出是32位的，就是乘法器里面的加法器就会简化，是不是会会省面积呢？

lingqi0077 · 发表于 2010-10-19 19:02:13

没有必要自己写吧~用“*”的话综合出来的就是一般的组合乘法器~不过源代码是你找不到的~
20m的时钟能不能做，主要看你乘法器的位数和你用的元件库的延时情况~

wangxuede220 · 发表于 2010-10-20 08:31:36

回复 2# lingqi0077

对了，我的位数是32位的，忘了写上了！

nan123chang · 发表于 2010-10-20 12:04:45

20M没有问题。综合时指定一下乘法器的类型，比如Wallace乘法器。
// synopsys dc_script_begin
// set_implementation wall mult_u1
// synopsys dc_script_end
DW02_mult #(A_width, B_width) mult_u1(A,B,TC,RES);

wangxuede220 · 发表于 2010-10-20 12:55:49

回复 4# nan123chang

谢谢，这个综合出来的数据是多少位的呢，如果我是32×32，输出还要32位的，就是将低几位截掉，综合器可以实现吗？
如果输出的不是32位的话，我自己设计一个输出是32位的，就是乘法器里面的加法器就会简化，是不是会会省面积呢？

nan123chang · 发表于 2010-10-20 13:14:49

综合工具应该会给你截掉的。
至于自己设计一个乘法器，根据设计水平和所选乘法器类型的不同，省不省要比比看。

lycxy521 · 发表于 2010-10-24 22:19:39

thanksgiving！！！！！！！！！！

sdustyj · 发表于 2011-3-26 22:09:32

同样有这样的问题

heisenberg2003 · 发表于 2011-9-2 16:40:29

回复 4# nan123chang

对256bit乘法调用DW02_mult_3_stage，即三级流水，但感觉没起到流水线的作用啊，延时还是很大15ns左右，是不是这个模块没有调用上，需要专门的license？

digimax · 发表于 2011-9-3 02:13:28

这跟用的库有关系吧

[求助] 请问DC综合的乘法器是什么类型的？有必要再用verilog专门写一个乘法器吗？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2