在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2070|回复: 1

[求助] PIPELIEN中的第一级电路中的ADSC中比较器的时序问题请教

[复制链接]
发表于 2014-4-20 20:06:56 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做pipeline的时候,做第一级MDAC的时候,子ADC中比较器,我采用锁存可再生比较器,因为是全差分输入,就有了四个端口,如果采用电容式的四端口转双端口结构,如图:,那么就需要在ph1的时候采样,ph2的时候重分配(准备好比较器的正负输入端),那么这个准备的过程也需要时间,比较器内部的可再生信号就要在ph2到来之后一段时间再给,这样不就占用了一定的时间了?如果我是有采样电路的话,那么ph1的时候上面这个图,不就是在前面采样电路中加大了负载电容了吗?这是不是会引起更大的功耗?
如果采用这种直接四端口的比较器 2.png ,我不知道该怎么去安排时序给这个锁存/再生信号了,比如我的s/h电路中用ph2和ph2E去采样,重分配用clc1,第一级MADC采样用clc1,对采来的信号用clc2处理,我不知道该怎么给这个锁存/再生信号才能满足我的电路的要求了

不知道我有没有说清楚,希望大神给解释一下都是怎么做的?我是新手,在学校,希望简单了解下公司里都怎么做的
 楼主| 发表于 2014-4-20 20:07:56 | 显示全部楼层
第一个图没正常显示,我在发一下[ 1.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 10:58 , Processed in 0.017615 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表