在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2247|回复: 4

[原创] 请教formality define undefine设置问题

[复制链接]
发表于 2021-1-8 21:10:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神好:
      最近在做fm的时候,遇到一个比较头疼的问题,我这边能够通过-define {SYNTHESIS} 设置macro,但是想undefine FPGA macro不知道怎么设置。。。。。。
求大神帮忙

 楼主| 发表于 2021-1-9 10:24:23 | 显示全部楼层
顶一个,别沉了
 楼主| 发表于 2021-1-12 16:53:30 | 显示全部楼层
再顶一下
发表于 2021-10-6 14:28:51 | 显示全部楼层
请问后来解决了吗
发表于 2021-10-12 21:41:44 | 显示全部楼层
可以加个好友吗 839 请教点问题 239 我也才开始学   113
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:19 , Processed in 0.015781 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表