使用ncsim仿systemverilog assertion问题

hust0502wz · 发表于 2014-9-5 14:46:59

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教论坛里的各位朋友。我写了一个sva的module，与待测模块bind在一起，然后用ncsim仿真。应该有会产生一个report指明各个assertion都成功或失败了多少次。但是没有产生这个我想要的report。在脚本里已经加了assertion -summary -final 的选项。仿真结束后，提示no assertions found。
请教哪位朋友能指点迷津，应该如何才能产生这个我想要的report。