设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 使用X-hdl转换vhdl到verilog时遇到问题
返回列表 发新帖
查看: 2065|回复: 0

[求助] 使用X-hdl转换vhdl到verilog时遇到问题

[复制链接]
发表于 2021-10-11 20:35:50 | 显示全部楼层 |阅读模式
悬赏50资产未解决
RT，有些文件转换成功，有些转换出来却只有接口，里面没有内容，操作是一样的，未转换成功代码里用到的component也已转换过
不晓得什么原因导致的，求助用过的前辈们……
未转换成功文件：

image.png
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-22 05:03 , Processed in 0.011284 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表