在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1925|回复: 3

[求助] ncverilog warning

[复制链接]
发表于 2021-9-14 16:46:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在使用ncverilog编译的时候,timescale是1ns/100ps,出现了warning:bit overflow during conversion from text [2.5(IEEE)] (32bits)指向的地方是一个4s的延时 #4_000_000_000,总仿真时间是6s,也标注了同样的warning,请教一下这个错误是什么意思?谢谢!
 楼主| 发表于 2021-9-14 16:54:27 | 显示全部楼层
我好像试出来了。。如果把长的延时分解成几个小延时的加和就可以消除warning,应该是超出软件的计算范围了,或者哪里能设置这个上限吗
发表于 2021-9-15 19:00:30 | 显示全部楼层
可能是整型换二级制的位宽,有个选项-64bit,你看看不过要看你的电脑linux系统是多少位来决定计算机能表示的最大二级制数是多少。
 楼主| 发表于 2021-9-22 13:24:59 | 显示全部楼层


gaurson 发表于 2021-9-15 19:00
可能是整型换二级制的位宽,有个选项-64bit,你看看不过要看你的电脑linux系统是多少位来决定计算机能表示 ...


谢谢!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 07:39 , Processed in 0.016288 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表