关于VREF管脚的连接问题

zst221000 · 发表于 2010-6-21 22:27:10

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用的是Altera的EP2S30系列的FPGA芯片，需要用到DDR SDRAM，需要接SSTL2电压标准，不知道VREF怎么连接，是不是VREF连到1.25V的话，VCCIO必须连到2.5V，不能连到3.3V。如果这样的话岂不是一个bank内除了DDR SDRAM以外其他的脚都不能用了
请有经验的大侠给说说啊

cdsmakc · 发表于 2010-6-21 23:59:30

本帖最后由 cdsmakc 于 2010-6-22 00:01 编辑

VREF应该接到VCCIO/2的电平上。但是要注意一点，ddr和DDR2的的VREF VDD VTT等电压上电顺序是有要求的，这种上电顺序一般通过一个外置芯片来实现。我用DDR2的时候是用的LP2996，你可以下个资料参考下，然后找个开发板看看DDR用的什么芯片产生的VREF和VTT。
另外这个BANK用了DDR的确不能用别的东西了。不过一般2.5V和3.3VTTL是可以互驱动的，因此3.3ttl的应用需求剩下的引脚还可以用。DDR2就郁闷了，1。8V,那才是真的浪费

zst221000 · 发表于 2010-6-22 09:54:19

2# cdsmakc

我用的也是LP2996，我用的是484脚的FPGA，一个bank分不下所有的DDR SDRAM的引脚，需要用两个bank，而我用的bank里有配置管脚，如果把VCCIO接到2.5V，会不会配置管脚也不能用了呢

cdsmakc · 发表于 2010-6-25 16:53:59

3# zst221000
在使用DDR或者DDR2的BANK里面，所有的VREF都要正确连接。VREF不能用作普通IO。fpga的配置管脚不受IO电平约束。

oceanpie · 发表于 2010-6-27 23:14:15

学习下！！！

jiyuhl · 发表于 2010-11-24 21:25:24

FPGA里面会有IO/VREF引脚，那是怎么连接啊？要不要连接？

QJ2012 · 发表于 2013-4-25 16:06:42

同求解 FPGA里面会有IO/VREF引脚，那是怎么连接啊？要不要连接？

majia123qwe · 发表于 2013-4-26 10:06:34

还好看到了这个帖子，之前还真没注意这个问题。

yangwg1980 · 发表于 2021-9-22 12:41:52

我也遇到了一个类似的问题：使用了K7160T的芯片，其W8脚（IO_L6N_T0_VREF_33）用于DDR3_0_ba[1]，在实现的过程中会出现报错：VREF站点被占用，不能用于提供必要的电压：
IOB_X1Y87（被端口DDR3_0_ba[1]占用）。
释放VREF或创建适当的INTERNAL_VREF约束
我看到有的地方是将这个W8脚用于DDRVREF，现在只有将DDR3_0_ba[1]使用别的引脚，后来换成AA12脚（IO_L16N_T2_33），实现后还有相同的报错，不知道哪里出问题了，还请知道的朋友帮忙指导一下，一定会非常感谢的！

[求助] 关于VREF管脚的连接问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2