DC综合后的hold time违约

xxy199763 · 发表于 2021-8-3 11:31:12

我在DC综合时候用MC生成了Memroy，DC综合后用Modelsim做的仿真，仿真结果出错了，发现是因为Address hold time违约，也就是说因为前一级寄存器数据变化太快了。请问这种情况要怎么解决呢？是因为我DC综合步骤出错了吗？

asic_service · 发表于 2021-8-3 11:31:13

DC综合是一般不fix hold violation，给后端fix。所以这时的gate sim一般不管timing。可以给仿真加上+nospecify的option。
课程：数字IC/数字电路/FPGA设计_从入门到精通_合集中有仔细分析。见Gate Sim章节。

wlmwxm · 发表于 2021-8-4 10:02:58

楼上正解

ClancyLee · 发表于 2021-8-5 22:02:55

这个是在PR修的哈

xxy199763 · 发表于 2021-8-6 11:20:05

解决了兄弟萌，出现这种情况的原因是.sdf文件没有导入仿真，在tb中加入即可，几位老哥说的也是对的，没有问题，感谢几位的回复

[求助] DC综合后的hold time违约