下图中虚线标注的路径为什么不存在呢？

come_on_sn

谢谢大家了

randolpha

两个S互斥.一个选上一个就选下.

come_on_sn

   

randolpha 发表于 2021-7-13 17:10
两个S互斥.一个选上一个就选下.

哦哦，明白了，谢谢你！

innovation

你这个图还有另一种理解，虚线路径是FPGA逻辑电路设计中的一个典型的竞争冒险的例子，实际电路的话，触发器输入时钟有效沿有偏斜（skew）、触发器输出有效时间有偏斜（skew）、MUX动作时间有偏斜（skew），两个S布线路径传播延迟有偏斜（skew）。在两个S信号状态切换时，假定原状态是01，下一个目标状态是10，那么由于时间偏斜的原因，在切换瞬间，可能出现一段很短时间的00或11状态，从而图中的虚线路径可能存在很短的一段时间，如果再考虑MUX输出信号的状态转换也是需要时间的，则可能出现B端输出中间电平状态，这种情况，在Xilinx的文档中通常命名为runt pulse，而不是glitch pulse。

come_on_sn

   

innovation 发表于 2021-7-20 21:45
你这个图还有另一种理解，虚线路径是FPGA逻辑电路设计中的一个典型的竞争冒险的例子，实际电路的话，触发器 ...

大佬大佬！！！非常感谢您的答疑解惑了

innovation

   

come_on_sn 发表于 2021-7-24 10:46
大佬大佬！！！非常感谢您的答疑解惑了

不客气，你这个问题本身没有封闭，如果将触发器输入信号命名为C的话，那么：
1）2#的答案可以解答“控制信号C是如何实现在高低电平时均关断A-->B的输出路径？”
2）4#的答案可以解答“请问上述方案有什么潜在的风险？”

smarthb

以上几楼解释的都很精辟！

come_on_sn

   

smarthb 发表于 2021-7-26 14:45
以上几楼解释的都很精辟！

是啊，都太赞了！