设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于design compiler
返回列表 发新帖
查看: 3420|回复: 4

关于design compiler

[复制链接]
wilson
发表于 2003-8-8 00:36:44 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
用design compiler的命令可以自动输出一个TCL(timing constraint file),但是做timing analysis的时候不符合要求.请问如何针对性的修改该文件.谢谢.
Design, file, 针对性

相关帖子
回复

举报

palladium
发表于 2003-8-8 09:19:51 | 显示全部楼层

关于design compiler

约束文件应该自己写吧。建议你看看DC的帮助。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

nobrains0000
发表于 2007-4-21 20:43:44 | 显示全部楼层

不错不错

不错不错
回复 支持 反对

举报

huchao495
发表于 2009-7-8 20:10:37 | 显示全部楼层
还是没有现成的答案！！！
回复 支持 反对

举报

ricvadim
发表于 2021-8-20 17:39:03 | 显示全部楼层
多谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-29 10:32 , Processed in 0.021846 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表