Xilinx Spartan-3AN的触发器使用

innovation

6.5.     后记

虽然本文的设计示例基于Xilinx Spartan-3AN FPGA完成，但Xilinx FPGA CLB的基本架构原理在使用上没有本质的变化，查找表 + 触发器 + 专用多路开关 + 算数逻辑 + 本地极低（或零）延迟连线构成Slice，相邻的Slice再构成CLB，整个FPGA内的CLB再通过互连矩阵联接。

故，本文所表达的一些设计思想同样适用于Xilinx 6系列、7系列、UltraSCALE系列、UltraSCALE+系列FPGA的逻辑设计：

Ø  像对待知心朋友一样对待我们的软硬件平台。对待朋友，我们要倾听（有事儿没事儿就看看它们的手册，听听它们的故事）。咱们这个朋友有时很害羞（它的故事有些难懂），它还有点儿任性（时不时的会误会我们的意思，也许是我们自己没表达清楚？又或许是我们自己也不知道自己在说什么？），所以，我们要倾述，有事儿没事儿跟这个朋友整两杯（写两段代码？），当然别把它灌醉哦（看看它给你的电路？）

Ø  合理的使用触发器的控制引脚替代部分逻辑可获得更高的设计性能；

Ø  合理的将触发器控制引脚的功能吸收进触发器前端的LUT可获得更高的设计性能；

Ø  查找表 + 专用多路开关 + 算数逻辑 + 极低（或零）延迟本地连线实现多输入的复杂逻辑，性能超乎你想象。

当然，Xilinx各系列FPGA CLB的基本架构原理在使用上只是没有本质的变化，并不表示它们是相同的（都是朋友，性格总有些区别的），所以，这些手册常伴吧：

Ø  UG331 Spartan-3 GenerationFPGA User Guide；

Ø  UG364 Virtex-6 FPGAConfigurable Logic Block User Guide；

Ø  UG384 Spartan-6 FPGAConfigurable Logic Block User Guide；

Ø  UG474 7 Series FPGAsConfigurable Logic Block User Guide；

Ø  UG574 UltraScaleArchitecture Configurable Logic Block User Guide。