FPGA Spartan 7控制Nand Flash读写，IO数据被拉低

xixd_2020 · 发表于 2021-7-15 07:56:13

您需要登录才可以下载或查看，没有账号？注册

x

如图，用Spartan 7控制镁光的Nand Flash读写，发现IO口数据高电平3.3V会被拉低到1.6V，各位大神帮帮忙，看下，谢谢！

fhy420462303 · 发表于 2021-7-15 09:23:37

FPGA作为输入的时候是不是有pull down的动作？？PCB是直接链接过去的吗？？？

xixd_2020 · 发表于 2021-7-15 19:54:08

已解决，FPGA作为输入时，端口要设置为高阻态

[原创] FPGA Spartan 7控制Nand Flash读写，IO数据被拉低