异步FIFO相关问题求教

梦醒依惜醉 · 发表于 2021-4-27 00:03:37

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

比如要设计一个深度为14的异步FIFO常规思路可能就是直接设计一个深度为14的异步FIFO
但我看到一个设计是顶层看还是一个深度为14的异步FIFO，但是底层却把它拆分成两个深度为7的异步FIFO，然后数据交替传入这两个FIFO，交替从这两个FIFO输出
小白想请教一下各位大佬为啥要这样设计呢？
相比直接设计一个深度为14的FIFO，这样设计会带来啥好处？

anpengfei · 发表于 2021-4-27 11:03:09

可能输入数据流速率高处理不过来，面积换速度。还有我也不确定：方便后端layout？

sqd0524 · 发表于 2021-5-12 19:50:06

乒乓操作吧

fiser · 发表于 2021-7-14 18:51:58

位宽？ 1K？

helimpopo · 发表于 2021-7-15 16:40:08

双端SRAM容量问题。编译器只能生成深度8的DPSRAM？

[求助] 异步FIFO相关问题求教

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1