在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1987|回复: 4

[求助] 异步FIFO相关问题求教

[复制链接]
发表于 2021-4-27 00:03:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
比如要设计一个深度为14的异步FIFO常规思路可能就是直接设计一个深度为14的异步FIFO
但我看到一个设计是顶层看还是一个深度为14的异步FIFO,但是底层却把它拆分成两个深度为7的异步FIFO,然后数据交替传入这两个FIFO,交替从这两个FIFO输出
小白想请教一下各位大佬为啥要这样设计呢?
相比直接设计一个深度为14的FIFO,这样设计会带来啥好处?



发表于 2021-4-27 11:03:09 | 显示全部楼层
可能输入数据流速率高处理不过来,面积换速度。还有我也不确定:方便后端layout?
发表于 2021-5-12 19:50:06 | 显示全部楼层
乒乓操作吧
发表于 2021-7-14 18:51:58 | 显示全部楼层
位宽? 1K?
发表于 2021-7-15 16:40:08 | 显示全部楼层
双端SRAM容量问题。编译器只能生成深度8的DPSRAM?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:43 , Processed in 0.019396 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表