数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 24 |主题: 31075|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 148 149 150 151152153 154 155 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] dspbuilder安装流程！就酱，本宝宝试了两天，看遍教程，终于装好了！！！	CXClss 2015-10-31	43604	wpybuaa 2020-12-16 09:34
[求助] 求gvim的安装教程和安装包	艾克0928 2018-5-23	22637	steven_sun 2020-12-16 06:38
[求助] spyglass如何读取DesignWare加密文件	nangua001 2019-5-16	75288	chentb1990 2020-12-15 20:12
[求助] 关于jtag调试频率的问题	rv_1101 2020-12-4	76161	l13787908861 2020-12-15 16:27
[求助] vivado编译时接口自定义数据类型报错 - [悬赏 100 信元资产]	JINNINE 2020-12-10	42721	l13787908861 2020-12-15 15:23
[其它] 出黑金xlinx zynq AX7010	mr1victor 2020-12-14	12635	l13787908861 2020-12-15 10:17
[求助] 求助！vivado报错: hierarchical name in type reference is not allowed - [悬赏 54 信元资产]	JINNINE 2020-12-15	02675	JINNINE 2020-12-15 00:41
[求助] verilog中>0和>32'd0的比较方式是不一样的吗	Arthurjlin 2020-12-14	12995	A1985 2020-12-14 17:37
[原创] 有做NOC的没有?交流交流 ...2	larrylxl 2010-1-9	179279	kingmomo0002 2020-12-13 20:32
[原创] 求助各位前辈，offer选择，AI or 5G? ...2	seaguoyi 2020-10-16	125149	seaguoyi 2020-12-13 19:22
Xilinx ISE 7.1i的下载	chmingxin 2007-1-1	28931	jihuang0212 2020-12-12 22:05
[求助] fpga 的inout接口一直处于输出状态该怎么解决	老范啊 2020-12-12	22407	老范啊 2020-12-12 11:07
[讨论] ASIC设计里面有哪些常见的低功耗处理手法?区别是什么	Emmayi 2020-12-11	12027	Emmayi 2020-12-11 15:06
[求助] vivado报错：模块的接口问题	JINNINE 2020-12-10	63160	JINNINE 2020-12-11 10:38
[原创] vhdl rising_edge(clk) (clk'event and clk='1')的区别？	american007 2020-12-11	02116	american007 2020-12-11 03:39
[求助] 请问，寄存器输出脉冲，可以作为下一级寄存器的时钟端嘛	lk1210 2020-12-10	22332	kk2009 2020-12-11 00:39
[求助] 求助memory compiler生成的双口SRAM的形状面积和深度的问题	倔强阿月 2017-11-7	37439	550503091 2020-12-10 14:47
[资料] 明德扬分享--点拨FPGA视频 ...2	xuehua_12 2015-10-10	136928	yzcwudi 2020-12-10 13:34
[求助] TimeGen完整复制或导出	SophiaCheng 2020-12-9	12701	SophiaCheng 2020-12-9 11:09
[资料] 跟sky学数字IC/FPGA设计：全集已出	asic_service 2020-11-9	65203	rvisk 2020-12-9 10:52
[求助] 求芯片设计及芯片验证的模板	dqwuf2008 2020-12-9	02015	dqwuf2008 2020-12-9 09:00
[求助] 包括多个模块的TOP层 STA check问题。	u-527 2020-12-7	62310	leijing 2020-12-8 17:57
[求助] 求解释DC综合时的 comlipe_ultra -SPG ,其中的SPG是神马意思啊？	ccchunyu2652 2012-10-19	74510	xiexie57 2020-12-8 16:12
[求助] verdi如何执行设定设计的仿真？	dqwuf2008 2020-12-7	32894	dqwuf2008 2020-12-8 14:47
[原创] 设计一个DAC需要掌握那些基本知识？？？	chris-colin 2020-12-2	32026	chris-colin 2020-12-8 14:35
[求助] 用hspice或者spectre仿SRAM静态噪声容限	ljb422 2016-5-19	95808	Amyha 2020-12-6 12:05
求助如何得到DC综合以后的电路原理图	xiao198718 2009-1-9	33927	马工 2020-12-3 19:49
[求助] cadence中eval err是什么情况	dabuliedianergo 2020-4-7	34733	llloop 2020-12-3 18:56
[原创] AD采集处理板卡学习资料：429-基于ZYNQ XC7Z035+ADS5474的2路400Msps AD采集处理板卡	orihard1 2020-12-3	02432	orihard1 2020-12-3 16:54
[求助] 老项目	LY1310178117 2020-12-2	94629	LY1310178117 2020-12-3 14:52
[求助] quartus器件库安装	Simba_G 2015-1-9	17099	远方伊舟 2020-12-3 12:05
[求助] 西安ZTE VS上海HW 该怎么选择 ...2	seaguoyi 2020-11-30	115721	gaurson 2020-12-2 17:32
[求助] 覆盖率问题	夏尔 2020-12-1	13215	夏尔 2020-12-2 17:19
[讨论] AXI的4K边界传输是必须的吗？	dqwuf2008 2020-12-2	02048	dqwuf2008 2020-12-2 16:22
[求助] 在CPU测速实验中，遇到了问题CPU中乘法和加法运算的时钟数，比较运算比算术运算还耗时	被选召的孩子 2020-12-1	22143	kk2009 2020-12-2 07:05

1 ... 148 149 150 151152153 154 155 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 24 |主题: 31075|排名: 8

快速发帖

浏览过的版块

站长推荐 /1