在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[原创] 作为一名女性ICer,能在这行干下去吗 新人帖 精华3  ...2345 夏尔 2019-11-4 4832287 tinybluebottle 2021-2-21 10:35
[求助] 寄存器复位非零值综合后是什么样 Arthurjlin 2021-2-18 53042 tinybluebottle 2021-2-21 10:33
[求助] 如何有效学习IP核?  ...2 dqwuf2008 2020-12-21 116101 tinybluebottle 2021-2-21 10:31
[求助] 时钟切换-从RC OSC切到晶振OSC andywang3791 2021-2-20 22426 tinybluebottle 2021-2-21 10:29
探讨一下logic delay和route delay wolfzou 2005-1-26 55647 ll_ago 2021-2-20 09:48
[求助] ise14.7 如何查看任意一条路径的时序分析 qd0090 2021-2-19 22653 fhy420462303 2021-2-19 16:39
[求助] 输出IO的驱动能力如何选择? zhang113 2020-12-8 86284 sgt 2021-2-18 16:17
[讨论] FIFO你是自己写还是用IP?  ...2345 psd0208 2014-2-25 4627944 sgt 2021-2-18 16:06
[求助] 有符号数累加器的分段设计 harry_hust 2017-11-1 44875 sgt 2021-2-18 15:22
[求助] 为啥要用memory compile生成ram?自己用代码写一个不行吗? dqwuf2008 2021-2-4 82981 sgt 2021-2-18 15:19
[原创] ISE14.7出现的问题 IR888 2021-2-15 12789 randolpha 2021-2-16 20:43
[原创] 请教ptpx的激活 atlandis 2014-5-13 74308 vsop 2021-2-14 01:55
[原创] 为什么XILINX FIFO 读写计数器同时工作? IR888 2021-2-10 12647 IR888 2021-2-10 18:14
[求助] 在centos7中安装完vcs DC后,运行提示出现错误 Silent37 2021-2-10 02033 Silent37 2021-2-10 14:20
[求助] 时序仿真D触发器不工作是什么原因 新人帖 lhpy123 2021-1-18 42388 nuaa_zdh_yzy 2021-2-10 09:54
[原创] 系统工程师的素质 精华1  ...23456..8 大能猫 2012-3-25 7056682 fengjie0728 2021-2-9 16:35
[求助] VCS使用时遇到VFS_SDB_SYNC_FAIL告警,求助如何解决。谢谢! flyket 2020-11-17 44521 flyket 2021-2-8 10:19
[求助] 哪位大哥使用过leda?介绍下使用方法如何?有synopsys的workshop吗? zh123456789 2010-7-30 87584 Desingman 2021-2-7 20:44
[求助] Modelsim 无法打开Structure 窗口 新人帖 啥都不会而已 2021-2-7 12547 asic_service 2021-2-7 20:14
[求助] 关于ethernet mac ip核的问题  ...2 gzdy 2013-4-17 1112181 细腻青花瓷 2021-2-7 20:03
[求助] RISCV spike pk 失败求助 玉林枫 2021-1-11 74112 玉林枫 2021-2-7 17:22
[原创] 王钰 2021-2-6 02478 王钰 2021-2-6 21:57
[求助] Xilinx的器件输出管脚可以设置OD类型吗 daneast 2021-1-11 63201 andywang3791 2021-2-6 18:20
[求助] vcs安装目录下自带的doc下hello_world目录下,make all后无法运行vsim randolpha 2021-2-4 32704 randolpha 2021-2-6 13:12
[求助] 如何轻易把RTL所有net的前后port都列出来? asdtick 2021-2-3 42455 fhy420462303 2021-2-5 11:39
[求助] SCAN会优化掉寄存器? 新人帖 huanfbenboy 2021-1-27 42442 huanfbenboy 2021-2-4 17:43
[求助] 想在ISE中通过ILA观察顶层输出信号 come_on_sn 2021-2-2 32448 come_on_sn 2021-2-4 16:19
[求助] TSE IP核不给我tx_ready信号 新人帖 land 2021-2-1 22445 fhy420462303 2021-2-4 15:39
[求助] 求助VCS仿真gatelevel  ...2 althars 2021-2-3 196954 althars 2021-2-4 12:59
[求助] 求R8051XC2代理联系方式 cxj2010 2019-5-24 32947 McuPlayer2013 2021-2-4 12:23
[求助] 反相器实现高电平转低电平 新人帖 shungege 2021-2-3 53931 kgdvfhpfss 2021-2-4 10:33
[求助] verilog中,module一开始声明I/O时,output和reg连用是什么意思? cyberly 2012-9-11 712448 摩卡咖啡 2021-2-3 20:22
[求助] 如果有一个2输入的cell,且同时变化,那么输出延时怎么查 janlesion 2021-2-2 12160 A1985 2021-2-2 19:34
[原创] 实现spi yex 2021-1-28 13787 loglong 2021-2-2 14:46
[求助] SD 读数 CRC error chentao0801 2021-1-28 12261 loglong 2021-2-2 14:35
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 18:25 , Processed in 0.029626 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块