EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 148 149 150 151152153 154 155 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[转贴] 解决win10下安装ISE14.7加载license闪退问题	zhangyu321 2021-1-26	16137	demonhunter 2021-1-27 09:00
[招聘] （成都）社招 \| 资深数字IC设计工程师 ...2	daiyu0913 2020-12-11	137158	daiyu0913 2021-1-26 19:03
[求助] 求助，这样两个寄存器的输出合法吗？	lk1210 2020-12-3	42782	couldnothelp 2021-1-26 15:00
[招聘] 数字电路设计工程师/验证 -北京硕士应届生即可薪资面议	Willa.Wei 2020-12-14	32432	couldnothelp 2021-1-26 14:48
[求助] 大佬们，oppo芯片部门or海思短距通信 ...2 3	zyf19951019 2020-11-20	2915980	couldnothelp 2021-1-26 14:42
[原创] Aldec 全套软件请高人提供crack	yuelengyueming 2021-1-26	02569	yuelengyueming 2021-1-26 13:52
[求助] vivado中tb有·include导致tb被识别位无module文件	羽蛇神 2021-1-25	34752	羽蛇神 2021-1-25 22:50
[求助] 多精度乘法器	guugel 2020-12-3	43605	guugel 2021-1-25 22:08
[求助] 请教：如果设计中有memory，综合时是否一定要设置multicycle呢	karyen 2021-1-25	22540	jasper0608 2021-1-25 15:26
[求助] 关于systemverilog package的问题 - [悬赏 50 信元资产]	JINNINE 2021-1-22	63223	logue 2021-1-25 13:53
[求助] 关于if-else语句结构的优化以提高时序性能	come_on_sn 2021-1-24	32347	come_on_sn 2021-1-25 09:59
[求助] logic延迟很小 route延迟很大 ...2	come_on_sn 2021-1-21	105757	come_on_sn 2021-1-23 12:04
[求助] 求组FPGA里的bank具体是个什么意思？我只知道电压不同 - [悬赏 10 信元资产]	箜篌 2011-9-27	920269	ranqi 2021-1-22 22:25
[求助] 栅交叉电何泵，这两种接法，哪种是对的呢	kgdvfhpfss 2021-1-20	52755	kgdvfhpfss 2021-1-22 14:49
[求助] $setuphold 提示error	fangwang85 2019-1-22	86715	bysg312 2021-1-22 14:34
[资料] HDMI	羽无芯 2021-1-19	24812	bffgot 2021-1-22 14:32
[求助] 有大哥有Artix-7的原理图吗	runningpiggy 2021-1-21	12135	ianFYB 2021-1-21 20:33
[求助] 关键路径中逻辑时延占比较小，布线延迟占比较大	come_on_sn 2021-1-14	73287	a12349221 2021-1-21 12:04
[求助] ARM官网上找不到文档提及的相关C++和头文件	meacle101 2021-1-20	32255	im.leo 2021-1-21 09:43
[求助] 为啥Emulator不能混用？	strug 2010-4-28	33694	542002990 2021-1-21 08:31
[求助] 用VCS对同一模块电路仿真时，时序图不一致的问题	被选召的孩子 2021-1-20	23349	被选召的孩子 2021-1-20 21:26
[求助] 关于时序优化的困惑	come_on_sn 2021-1-18	42464	come_on_sn 2021-1-20 17:10
哪位熟悉dft ...2	liufuyuan 2006-12-4	1314886	RayCing 2021-1-19 20:21
[资料] Image Processing for Embedded Devices ...2 3	shoaibsaiufuddi 2013-3-24	2912154	guo_j_d 2021-1-19 14:42
[求助] 关于时序优化的困惑	come_on_sn 2021-1-18	01779	come_on_sn 2021-1-18 19:16
[求助] 带PAD综合后，做仿真为什么时钟pad没有输出？ ...2	edacw 2012-10-29	1110825	SDU2019LY 2021-1-18 17:09
[求助] 关于DDR3乒乓操作 ...2	bjh552125624 2017-7-17	1611271	liubendan 2021-1-17 20:53
[求助] ISE静态时序报告中参数含义	come_on_sn 2021-1-17	02374	come_on_sn 2021-1-17 13:43
[求助] 写了个时钟切换代码。。。希望前辈指教	Blando 2021-1-15	73009	jake 2021-1-16 21:17
[招聘] IC部门缺人，有没有想换工作的	tomzhuo 2020-6-6	93672	murphy522 2021-1-16 18:10
[讨论] 有没有搞硬件加速器的同学	qmdong 2020-10-12	43257	murphy522 2021-1-16 18:04
[求助] 调整design goals and strategies为timing performance MAP报error	come_on_sn 2021-1-16	01872	come_on_sn 2021-1-16 07:46
[求助] vivado生成DDR3 IP核时Multy-Controller的问题	liubendan 2021-1-15	01981	liubendan 2021-1-15 16:50
[求助] 请教在多电压域串联供电下，两个芯片间双向通讯的电路如何设计呢？	althars 2021-1-15	02477	althars 2021-1-15 13:49
[求助] 一个统计8位输入字中1的个数的verilog问题	chang75161 2015-5-28	713202	come_on_sn 2021-1-15 09:20

1 ... 148 149 150 151152153 154 155 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31187|排名: 6

快速发帖

浏览过的版块

站长推荐 /1