EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 148 149 150 151152153 154 155 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 继perf-v开发板软核烧录后续	羽无芯 2021-1-12	02441	羽无芯 2021-1-12 15:27
[原创] 假设我要做一个fab的bench，准备叫做fabbench-FE，大家觉得需要什么指标	papertiger 2021-1-11	32598	randolpha 2021-1-12 15:14
[求助] 寻ddr3/4专家	xidianstudent 2020-12-19	83608	hgzhang14 2021-1-12 00:27
[求助] dc operating points 参数定义	RAYN_WANG 2021-1-9	12232	RAYN_WANG 2021-1-11 18:17
[求助] quartus ii 如何综合呢？	王钰 2021-1-11	01796	王钰 2021-1-11 16:48
[求助] 求助：dc综合的时候report_lib出现错误	eda—wdy 2015-8-5	23570	金角大王G 2021-1-11 14:53
[求助] xilinx example	as0920 2016-9-17	23073	ayamitek 2021-1-11 12:00
[求助] asic芯片中的走线线宽问题？	被选召的孩子 2021-1-10	32697	papertiger 2021-1-11 11:49
[求助] hdl 代码加密问题	watertree 2021-1-10	12208	A1985 2021-1-11 10:39
[求助] TestBench与预期不符	齐天大圣 2021-1-9	42303	齐天大圣 2021-1-11 10:03
[招聘] [招聘]数字电路设计工程师，本科1年以上，硕士应届	Willa.Wei 2020-12-3	42943	Willa.Wei 2021-1-11 09:35
[求助] [求助] Verilog怎么判断一个数的值落在了一个范围内 - [已解决]	守一座空城 2021-1-10	13253	齐天大圣 2021-1-10 16:32
[求助] Verilog代码没太看明白 ...2	come_on_sn 2021-1-6	155521	come_on_sn 2021-1-9 22:53
[原创] 数字系统仿真验证方法 —— 华山论剑	asic_service 2020-12-8	53097	asic_service 2021-1-9 17:20
[求助] 请教Primetime的问题 ...2 3	edayz 2012-10-12	2223849	金角大王G 2021-1-9 14:18
[求助] 请问如何写pcie的testbench？这一两年在做交换机，驱动更不是fpga工程师写 ...2	zhicc 2013-8-14	1612074	小白小白123 2021-1-8 16:00
[求助] DC综合网表仿真，flip-flop行为不正确	bysg312 2020-12-7	74223	bysg312 2021-1-7 19:43
[求助] quartus 的signaltap的bus display format为什么选不了数据格式	mzy1997 2021-1-6	22299	ll_ago 2021-1-7 17:28
[原创] DC	lala0313 2021-1-5	22720	七点班车 2021-1-7 12:16
[原创] FPGA读写SATA 盘	scsi 2020-12-6	43035	lans0625 2021-1-7 11:39
[原创] FPGA矿机，比特币	春野雪 2020-12-28	83014	lans0625 2021-1-7 11:38
[求助] VC707时钟模块MMCM的FVCO计算困惑	come_on_sn 2021-1-2	52808	zzj0329 2021-1-6 19:05
[求助] 谁推荐一个usb3.0 device的IP CORE，用在XILINX的V6 - [悬赏 100 信元资产]	qazasdwsx 2015-5-6	85564	bt6767ak 2021-1-6 17:59
[原创] 数字IC DC	lala0313 2020-12-31	33154	cikulangsat 2021-1-6 12:53
[求助] adpll中的最基本延迟链TDC是用Verilog实现的吗，	阿斯siur 2021-1-6	02517	阿斯siur 2021-1-6 11:18
[原创] 最近在看pcie的DMA资料，自己开发的难度大吗？ ...2	american007 2019-6-24	1610689	轩辕志瑜 2021-1-5 22:32
[招聘] 【北京/成都】奕斯伟AI芯片招聘	chenyunxin 2020-11-9	13175	学习的bandit 2021-1-5 15:36
[求助] 求开源的ip核网站~~~~~~~~	yic2000 2012-10-16	45432	apuapu 2021-1-5 15:09
[原创] asic旅程之奇怪现象	yex 2020-12-22	52855	kdwwolf 2021-1-5 13:40
[求助] vivado 工程配置文件.xpr中的sources文件路径替换	kevin_nyquest 2018-4-27	33709	zzj0329 2021-1-5 13:20
[求助] verilog编程的小问题，求指教！ - [悬赏 1 信元资产]	JINNINE 2020-12-31	83471	wxqy_anita 2021-1-5 09:24
[求助] 关于generate语句的使用	come_on_sn 2021-1-2	12340	齐天大圣 2021-1-4 17:43
[求助] VCS-2013仿真问题	squirrel_216 2015-2-4	74945	齐天大圣 2021-1-4 17:29
[原创] calibre2015	石头111 2020-12-25	22886	石头111 2021-1-4 14:13
[求助] 关于Xilinx PCIe IP核仿真 ...2 3	chanjoe525 2015-7-22	2915947	小白小白123 2021-1-3 20:42

1 ... 148 149 150 151152153 154 155 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1