数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31073|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 150 151 152 153154155 156 157 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[原创] 乘法器讨论	jeketai 2020-11-21	32565	jeketai 2020-11-23 16:04
[求助] 关于vivado运行中断电后的处理	rv_1101 2020-11-22	73153	zzj0329 2020-11-23 13:30
[求助] simvision自己设置的波形颜色如何能保存呢？	dqwuf2020 2020-9-25	34255	dqwuf2020 2020-11-23 10:12
[原创] FPGA中的时序约束的两种方法（主要针对IO延迟约束）	WZY970213 2020-11-23	02123	WZY970213 2020-11-23 10:07
[求助] clk端口对应的IO pad选择	zhang113 2020-11-20	53193	zzj0329 2020-11-22 12:12
老话题，关于独热码状态机 ...2 3	chit_wps 2009-9-24	2615857	JmHm 2020-11-22 11:22
[资料] adi模数混合资料	何思宇 2020-11-22	02229	何思宇 2020-11-22 09:16
有符号乘法器与无符号乘法器在硬件实现上的区别？	elhw2 2008-6-4	65943	jeketai 2020-11-20 23:20
[原创] 芯片架构？	Marvin.Liang 2018-12-9	85093	arthur_wang_orz 2020-11-20 22:40
[求助] 请问一下，quartus ii 13.1为什么不能调用pll的ip核	Fomalhaut 2020-9-23	12505	ilovinit 2020-11-20 13:53
[求助] FPGA实现一个随机数产生器的问题	hjc19951212 2020-11-7	22137	hjc19951212 2020-11-19 19:54
[求助] 我这个DC可以使用DFTCompilerm吗	郑伟 2020-11-19	01805	郑伟 2020-11-19 17:00
[求助] 在verilog赋值语句之前加延时信息可以被综合吗？ ...2	sages 2012-5-6	1614044	Captain_Rail 2020-11-19 16:58
[求助] 求一个二进制码转换为温度码的verilog代码	dodo4599 2013-2-19	34896	veri·1Warren 2020-11-17 15:02
[求助] 时钟切换 ...2	Tsuh2017 2019-6-7	134884	fangwang85 2020-11-17 11:30
[求助] SRAM中的Column-mux是什么意思？	wushiqiang 2012-3-1	818267	zhang5966180 2020-11-16 14:17
[求助] MATLAB 2017 Simulink里switch输出怎么是三角波	zlq? 2020-11-15	02589	zlq? 2020-11-15 13:27
[资料] 最新IC芯片封装、单晶炉等资料	zgaytc 2020-8-31	32217	Zhangshuan 2020-11-15 05:01
[求助] vivado IP核内部保持时间违例怎么处理	Arthurjlin 2020-10-19	75318	Arthurjlin 2020-11-13 21:30
[求助] Design Compiler 2016.03 -sp1	xuwenbing 2020-3-30	22133	asic_service 2020-11-13 20:48
[资料] Scaler verilog ...2	明天，你好1 2016-12-27	136489	liumo163 2020-11-13 17:18
[求助] FPGA时钟问题	bpengfu 2020-11-10	32236	单行路 2020-11-13 15:44
[求助] ISE在map的时候时间很长	htj844575037 2014-10-22	711367	jihuang0212 2020-11-13 10:23
[求助] 哪个版本的ISE稳定并且有破解? ...2	jerrycao 2014-9-24	147741	jihuang0212 2020-11-13 10:22
[求助] ISE综合，综合报告上的资源利用问题	baona91 2015-2-4	67558	jihuang0212 2020-11-13 10:21
[求助] 用逻辑分析仪抓取JTAG信号 ...2	AlbertJhun 2020-10-20	125613	AlbertJhun 2020-11-12 22:26
[求助] dc_shell>下面输入任意指令都退出是怎么回事？	HADIST 2013-3-26	23357	thjan65 2020-11-12 21:52
[求助] cycloneV gmii ping丢包问题	pengyouxiaohui 2020-11-12	01953	pengyouxiaohui 2020-11-12 16:32
我这有一老外写的iic，可以传上来吗？	danielmann 2003-11-12	55310	zxyglx 2020-11-11 10:05
[原创] UART毕业设计（含中文论文和verilog源码） ...2	lbzhu 2020-6-26	105506	轩辕志瑜 2020-11-11 00:13
[求助] DC综合问题 - [已解决]	zero_zjl 2020-11-9	24087	zero_zjl 2020-11-10 17:14
[求助] icfb中仿真激励信号vpwl只可以设置50个转折点？ ...2	speedUp 2011-11-3	1113869	大学生视野 2020-11-10 15:35
[求助] 关于CycloneV tranceiver PHY IP的千兆网ping丢包问题	pengyouxiaohui 2020-11-10	02252	pengyouxiaohui 2020-11-10 15:05
[求助] PCIE的RC模式？ ...2	shiyinjita 2013-8-7	1413949	小强mach 2020-11-9 21:27
[讨论] modelsim license收到官方购买邮件 - [悬赏 20 信元资产]	luoyanghero 2020-10-22	63179	bysg312 2020-11-9 09:07

1 ... 150 151 152 153154155 156 157 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31073|排名: 8

快速发帖

浏览过的版块

站长推荐 /1