EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 10

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 150 151 152 153154155 156 157 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


Xilinx ISE 7.1i的下载	chmingxin 2007-1-1	29010	jihuang0212 2020-12-12 22:05
[求助] fpga 的inout接口一直处于输出状态该怎么解决	老范啊 2020-12-12	22440	老范啊 2020-12-12 11:07
[讨论] ASIC设计里面有哪些常见的低功耗处理手法?区别是什么	Emmayi 2020-12-11	12077	Emmayi 2020-12-11 15:06
[求助] vivado报错：模块的接口问题	JINNINE 2020-12-10	63237	JINNINE 2020-12-11 10:38
[原创] vhdl rising_edge(clk) (clk'event and clk='1')的区别？	american007 2020-12-11	02143	american007 2020-12-11 03:39
[求助] 请问，寄存器输出脉冲，可以作为下一级寄存器的时钟端嘛	lk1210 2020-12-10	22380	kk2009 2020-12-11 00:39
[求助] 求助memory compiler生成的双口SRAM的形状面积和深度的问题	倔强阿月 2017-11-7	37595	550503091 2020-12-10 14:47
[资料] 明德扬分享--点拨FPGA视频 ...2	xuehua_12 2015-10-10	137116	yzcwudi 2020-12-10 13:34
[求助] TimeGen完整复制或导出	SophiaCheng 2020-12-9	12776	SophiaCheng 2020-12-9 11:09
[资料] 跟sky学数字IC/FPGA设计：全集已出	asic_service 2020-11-9	65280	rvisk 2020-12-9 10:52
[求助] 求芯片设计及芯片验证的模板	dqwuf2008 2020-12-9	02030	dqwuf2008 2020-12-9 09:00
[求助] 包括多个模块的TOP层 STA check问题。	u-527 2020-12-7	62380	leijing 2020-12-8 17:57
[求助] 求解释DC综合时的 comlipe_ultra -SPG ,其中的SPG是神马意思啊？	ccchunyu2652 2012-10-19	74578	xiexie57 2020-12-8 16:12
[求助] verdi如何执行设定设计的仿真？	dqwuf2008 2020-12-7	32932	dqwuf2008 2020-12-8 14:47
[原创] 设计一个DAC需要掌握那些基本知识？？？	chris-colin 2020-12-2	32089	chris-colin 2020-12-8 14:35
[求助] 用hspice或者spectre仿SRAM静态噪声容限	ljb422 2016-5-19	95909	Amyha 2020-12-6 12:05
求助如何得到DC综合以后的电路原理图	xiao198718 2009-1-9	33969	马工 2020-12-3 19:49
[求助] cadence中eval err是什么情况	dabuliedianergo 2020-4-7	34840	llloop 2020-12-3 18:56
[原创] AD采集处理板卡学习资料：429-基于ZYNQ XC7Z035+ADS5474的2路400Msps AD采集处理板卡	orihard1 2020-12-3	02501	orihard1 2020-12-3 16:54
[求助] 老项目	LY1310178117 2020-12-2	94833	LY1310178117 2020-12-3 14:52
[求助] quartus器件库安装	Simba_G 2015-1-9	17171	远方伊舟 2020-12-3 12:05
[求助] 西安ZTE VS上海HW 该怎么选择 ...2	seaguoyi 2020-11-30	115925	gaurson 2020-12-2 17:32
[求助] 覆盖率问题	夏尔 2020-12-1	13284	夏尔 2020-12-2 17:19
[讨论] AXI的4K边界传输是必须的吗？	dqwuf2008 2020-12-2	02076	dqwuf2008 2020-12-2 16:22
[求助] 在CPU测速实验中，遇到了问题CPU中乘法和加法运算的时钟数，比较运算比算术运算还耗时	被选召的孩子 2020-12-1	22192	kk2009 2020-12-2 07:05
[求助] 关于综合库，后仿库，还有验证库的区别？	liheng369 2016-8-19	22782	shaozhen 2020-12-1 16:55
[原创] 哪位大侠能提供Active-HDL 10.2 Riviera-Pro 2015.2 Crack ...2	yuelengyueming 2015-6-4	1010747	1NAFAR 2020-12-1 15:08
[求助] DC时序约束求教	zqszjmzy 2012-6-20	44666	mar 2020-12-1 09:55
[求助] DC约束问题（菜鸟） ...2	追天鹅的青蛙 2010-7-25	1711162	mar 2020-12-1 09:53
[求助] 求8b/10b解码程序	dqwuf2008 2020-11-30	22034	dqwuf2008 2020-12-1 08:23
[求助] 各位大神，有没有数字电路的群拉我一下，非常感谢	alex_fd12 2020-9-22	32155	asic_service 2020-12-1 05:43
[求助] ISE综合出来的RTL电路图有点疑惑，是不是自己那里弄错了？	QIAMKING 2020-11-30	12577	asic_service 2020-12-1 04:43
[求助] RTC时钟不准	geming21 2010-8-24	46195	愤斗的香蕉 2020-12-1 00:30
[求助] ldpc 编码设计	sss08_leon 2013-12-9	55763	huatiantian 2020-11-30 22:18
[求助] 关于axi总线中插入组合逻辑的影响	rv_1101 2020-11-26	72534	dqwuf2008 2020-11-30 16:51

1 ... 150 151 152 153154155 156 157 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31124|排名: 10

快速发帖

浏览过的版块

站长推荐 /1