在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1642|回复: 4

[求助] 关于DC和ICC线网延迟计算模型问题

[复制链接]
发表于 2021-3-11 10:16:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人小白,请问一下各位大佬在DC的时候使用的线网计算模型和ICC里面计算模型有什么不同吗?
发表于 2021-3-11 10:33:57 | 显示全部楼层
工艺不先进的话,dc一般用的wire load mode。先进工艺一般会用dcg,结合布局去计算线延。
 楼主| 发表于 2021-3-11 16:59:05 | 显示全部楼层


puxiancheng 发表于 2021-3-11 10:33
工艺不先进的话,dc一般用的wire load mode。先进工艺一般会用dcg,结合布局去计算线延。 ...


哦哦,意思是先进工艺下,综合得到的网表经过布局布线再一次读入DCG当中计算延迟吗?
发表于 2021-3-12 08:19:11 | 显示全部楼层


crazyhah 发表于 2021-3-11 16:59
哦哦,意思是先进工艺下,综合得到的网表经过布局布线再一次读入DCG当中计算延迟吗? ...


时序比较紧,推荐两次综合,第一次综合后的网表经过design planning,得到def文件,把这个def文件加入约束,进行第二次综合。不紧,一次就行。
 楼主| 发表于 2021-3-12 09:57:07 | 显示全部楼层


puxiancheng 发表于 2021-3-12 08:19
时序比较紧,推荐两次综合,第一次综合后的网表经过design planning,得到def文件,把这个def文件加入约 ...


那design planning得到的def是移除std cell的def吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 22:13 , Processed in 0.020003 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表