数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 152 153 154 155156157 158 159 ... 893 / 893 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] 设计了一款IP核要卖给其他公司，交付时，如何加密封装？	IC菜鸟无敌 2020-12-25	74285	胖大海1991 2020-12-30 21:51
[求助] 请问coretools的license如何生成及安装方法	dqwuf2008 2020-12-30	23525	dqwuf2008 2020-12-30 17:05
[求助] xilinx k7T325配置数据问题	wangjun403 2020-11-18	95050	zzj0329 2020-12-30 14:39
[求助] VCS和matlab联合仿真求助	flyket 2020-12-28	22902	wxqy_anita 2020-12-30 09:59
[求助] axi协议incr地址公式，求指教！！！ - [悬赏 30 信元资产]	JINNINE 2020-12-28	53862	JINNINE 2020-12-29 14:03
[求助] ISE 定时仿真有结果，但是post-translate输出一直为0	come_on_sn 2020-12-29	11974	come_on_sn 2020-12-29 09:35
[求助] 请问dc综合后如何基于每个模块的clock gating报告。 report_clock_gating命令显示的好像只有总的	classfor 2020-12-28	04191	classfor 2020-12-28 17:35
[求助] ISE联合modelsim进行后仿	come_on_sn 2020-12-25	52320	come_on_sn 2020-12-28 17:18
[求助] Quartus prime Assembler报错的原因	kikazzx 2020-12-28	02869	kikazzx 2020-12-28 15:28
[讨论] 组合逻辑有没有必要复位？	linghuqiubai 2015-1-16	75501	dreamfly123123 2020-12-28 14:24
[求助] FPGA上实现的MCU连接jlink失败，能识别ID，但连接失败	mysoul 2020-12-9	53387	daxueliujisheng 2020-12-28 13:46
[求助] XILINX MIG(DDR3) IP的AXI接口与APP接口的区别以及优缺点对比	bysg312 2020-12-27	45465	dqwuf2008 2020-12-28 11:11
[求助] 求助VCS仿真提示/bin/sh: 0: Illegal option -h的问题	luoch28 2020-11-17	54432	花岗小岩 2020-12-26 17:39
[求助] ISE联合modelsim开发遇到一个神奇的现象	come_on_sn 2020-12-25	52405	come_on_sn 2020-12-26 10:01
[求助] ncverilog仿真出现错误	小white 2019-2-28	58392	luosuhua2008 2020-12-25 12:16
[讨论] LFSR一个时钟周期想跳转32个状态，怎样的实现方式既节约资源，速度又快？ ...2	半人小马 2016-9-25	108568	田宗艳 2020-12-25 11:22
[求助] 求助综合中2个group合并的问题	goaheadxxt 2020-12-24	22668	goaheadxxt 2020-12-25 09:21
[求助] 数字设计有没有修补的算法之类的	lk1210 2020-12-24	12495	courageheart 2020-12-25 09:17
[求助] quartus II综合gtech网表问题	mysoul 2020-12-23	33074	mysoul 2020-12-24 16:53
[讨论] verilog取平均數	lewispoiuy 2020-12-23	55122	l13787908861 2020-12-24 11:16
[资料] 8051定时器二代码分享	萌萌哒章鱼 2016-7-25	64489	ibubapa 2020-12-24 10:39
[求助] 【求】dvt_eclipse license	iknowzxc 2020-11-16	32863	gengyunzhi 2020-12-24 09:38
[求助] 包含DSP48的关键路径优化	come_on_sn 2020-12-22	72466	come_on_sn 2020-12-24 09:36
[求助] 对clock mux的STA分析 ...2	Gary.wang 2012-9-21	1415272	sdustyj 2020-12-24 09:20
[求助] 时钟网络和复位网络结构分析	13129969857 2020-12-23	02437	13129969857 2020-12-23 17:41
[原创] 调用vivado ILA 核如何查看更长时间的仿真（默认只有1024个采样）	lsfzlj 2016-1-14	77839	wll_123_hi 2020-12-23 16:16
[求助] 如何使用dc获取不同工作模式的report？	一个很酸的李子 2020-12-10	12176	l13787908861 2020-12-23 13:05
[求助] vhdl代码有个错误大佬们帮忙看看	JmHm 2020-12-23	41563	jake 2020-12-23 12:12
[资料] 推荐一个不错的数字IC/FPFA设计课程，已在某大公司使用 ...2 3	asic_service 2019-4-12	2920179	ayamitek 2020-12-22 16:11
[求助] a+bc=(a+b)(a+c)怎么推到出来的	iwantto 2020-12-8	53266	mlgbb 2020-12-22 13:52
[讨论] 有懂全息投影算法的吗？一起做事	春野雪 2020-12-22	02339	春野雪 2020-12-22 11:26
请教Verilog高手关于位拼接运算符的问题 ...2 3	gatezte2008 2009-4-14	2128252	yu19950720 2020-12-21 14:03
[求助] 基于FPGA的视频图像采集与压缩存储	liu666666 2016-10-26	45002	omnik 2020-12-21 13:34
[求助] spyglass的ac_cdc01a规则检查错误如何解决	IC菜鸟无敌 2020-12-11	34285	l13787908861 2020-12-21 12:23
[求助] FPGA系统时序性能被低速时钟限制的问题	come_on_sn 2020-12-21	02174	come_on_sn 2020-12-21 11:04

1 ... 152 153 154 155156157 158 159 ... 893 / 893 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31230|排名: 9

快速发帖

浏览过的版块

站长推荐 /1