Xilinx的器件输出管脚可以设置OD类型吗

daneast · 发表于 2021-1-11 15:54:16

您需要登录才可以下载或查看，没有账号？注册

x

记得在Lattice的Diamond见过，Vivado中没找到
难道X家不支持？欢迎有经验的发言

asic_service · 发表于 2021-1-11 16:09:43

自己写个Tri-state的逻辑，然后自己的IP控制OE端。

SiliconThink

jasper0608 · 发表于 2021-1-11 19:15:04

asic_service 发表于 2021-1-11 16:09
自己写个Tri-state的逻辑，然后自己的IP控制OE端。

SiliconThink

請問如何控制才能等效OD？

dingliang2017 · 发表于 2021-2-3 15:19:15

有odelay可以控制输出延迟，类似idelay.

McuPlayer2013 · 发表于 2021-2-4 11:52:17

assign out = intput ? 1'bz : 1'b0;

windyqiao · 发表于 2021-2-5 17:10:57

想一想你的inout信号是怎么实现的，就会明白的

andywang3791 · 发表于 2021-2-6 18:20:53

iopad 的A端就是输出端tie0，oe为输出取反，当输出为0为，oe为1输出为0，当输出为1时，oe为0，依靠pullup输出1

[求助] Xilinx的器件输出管脚可以设置OD类型吗