实现spi

yex

邀请大家来讨论一下下面这些对spi实现的含义SPIMemory controller for SPI memory
FeaturesInternal interface

• 8, 16, 32, 64 bit configurable
• multiple initiators
• configurable cache organization, entries, associativity
• Boot from external memory
  

External interface

• single, dual and quad SPI
• multiple chip support point-to-point
• configurable clock phase
• Execute-in-place (XIP) mode support
• Double Data Rate (DDR) option
• 24, 32 bit address
• AutoBoot
  

loglong

Internal interface：你们内部bus
8, 16, 32, 64 bit configurable：位宽可变
multiple initiators：多个master，我觉得需要多组bus
configurable cache organization, entries, associativity：
Boot from external memory：需要直接从NOR启动CPU，或者如果是host通过internal interface从NOR启动。

External interface
single, dual and quad SPI： SPI 模式
multiple chip support point-to-point ：支持多家NOR
configurable clock phase ： 怕你的clock phase不对，要可配。
Execute-in-place (XIP) mode support ： 支持XIP mode，看协议，发地址，收数据。
Double Data Rate (DDR) option ：没听说过
24, 32 bit address ：看协议地址
AutoBoot ： 不知道