FIFO你是自己写还是用IP？

psd0208 · 发表于 2014-2-27 19:10:14

恩恩,谢谢大家的回复.虽然压力山大.但是我会努力的!

荆棘鸟OO · 发表于 2014-2-27 19:40:36

发现很多面试都要求写个FIFO，同步或异步，算是基本功吧。

chencsw · 发表于 2014-3-7 15:24:52

可靠的IP是简化设计的必须品，不管是别人的还自己已经验证成熟的
不然一个大设计全自己写，那得到何年何月，还不稳定

glace12123 · 发表于 2014-3-17 00:21:23

做IC的转去做FPGA，会有一种啥都不会安排的感觉。
FPGA的转去做IC，也有啥不会自己搭的感觉。

chencsw · 发表于 2014-3-17 13:46:55

我到觉得两者做起都是差不多的（最少只是设计层面上是差不多）
IC的也是要从top考虑的
FPGA的设计也是要设计很多具体的模块的

wrl201 · 发表于 2014-3-19 21:45:04

记得刚开始学FPGA，从verilog开始学起，就写过FIFO，格雷码计数器做垮时钟域处理，现在基本的都用IP，怎么写早忘了.......

wh1105 · 发表于 2014-3-20 00:59:51

FIFO通常是解two different clock domain issue
因該不難吧~~~

bbd123 · 发表于 2014-3-20 09:27:23

是应该自己写

ql_smbj · 发表于 2014-3-21 20:14:37

写一个稳定可靠的fifo也不是一件容易的事呵呵。。。

gwj221 · 发表于 2014-3-22 01:11:14

用现成的ip。

[讨论] FIFO你是自己写还是用IP？