马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
如上图所示,在FF2和FF3中间有组合逻辑路径X。这里有个让我疑惑的问题: 在实际中,我们会用到双FF延迟打拍,这样的话,在上图中FF2和FF3中间组合逻辑路径的延迟就只有基本的线延迟了,那对于hold time check来说, data_arrive_time=FF2clk_q+net_delay了。这时,两个ff间的延迟最低。为了保证hold time check不会出现violation。那么FF2和FF3之间的clk路径是不是需要通过添加buffer来增大clock skew来满足。但是综合时clk是被设置成了dont_touch和drive=0的。而cts是在布局布线才加上的,我想请问下,为什么这种双ff的情况,在综合下不会出现hold time violation呢?
|