有将C++算法转化为Verllog代码经验的高手请进

pigsun · 发表于 2011-8-30 15:09:48

我之前做过视频处理的软件算法，到rtl建模的设计及验证工作，不介意的话发给我，我可以帮你构思构思，呵。sun_scs@163.com

rice973 · 发表于 2011-8-30 15:13:39

状态机是个好东西

jackertja · 发表于 2011-8-30 16:29:31

状态机的悲剧在于你很难控制规模和延迟，
但这个应该不是你现在要考虑的 (- -;)
状态机是敏捷开发必备。。。。

post_design · 发表于 2011-8-30 16:43:40

回复 10# psd0208

对于asic设计（尤其是数据处理算法）来讲，数据通路才是根本，状态机是为了控制数据通路的。从状态机入手是典型的软件思维方式，不但不容易做到资源优化，而且很可能把问题复杂化。
c代码转成rtl，首先要针对硬件的特性对c算法进行优化，比如除法能否改成乘法，甚至有可能对算法进行取舍以牺牲性能来换取硬件易于实现。然后，需要浮点定点化，仅这个过程就要反复调整c代码。这些都做完之后，才谈得上rtl实现。

snowinmoon · 发表于 2011-8-30 17:23:45

姐妹啊，我想说，我以前做过一个东西，是用FPGA做的，然后有另一个厂家是用软件做的，这其中两者的原理固然一样，但是做法差距甚大，我做的是（500M的系统频率）。所以你想直接转化过来，不具有实现行，建议你找个人合作，一起来，例如你讲原理，她写代码

ttli_tian · 发表于 2018-4-19 17:18:24

你可以把经常要被调用的逻辑写成一个模块，这样就是调用这个模块了，节省资源

YYFFLLMMNN · 发表于 2018-5-9 15:52:35

其实也要看算法的复杂度了，稍微上点规模的算法，三个星期是不太可能的。
如果搞懂了算法原理，不理会C是怎么实现的，直接想用RTL怎么实现，可能思路还清晰一点。
多年以后，不知道HLS能否解决楼主那个问题？

qiu090909 · 发表于 2018-5-30 17:35:41

解决了吗？

edwardk · 发表于 2018-11-27 09:00:09

学习中。。。。。。。

Andy126 · 发表于 2018-12-19 11:07:44

[求助] 有将C++算法转化为Verllog代码经验的高手请进

站长推荐 /2