EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 147 148 149 150151152 153 154 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于if-else语句结构的优化以提高时序性能	come_on_sn 2021-1-24	32292	come_on_sn 2021-1-25 09:59
[求助] logic延迟很小 route延迟很大 ...2	come_on_sn 2021-1-21	105669	come_on_sn 2021-1-23 12:04
[求助] 求组FPGA里的bank具体是个什么意思？我只知道电压不同 - [悬赏 10 信元资产]	箜篌 2011-9-27	920154	ranqi 2021-1-22 22:25
[求助] 栅交叉电何泵，这两种接法，哪种是对的呢	kgdvfhpfss 2021-1-20	52686	kgdvfhpfss 2021-1-22 14:49
[求助] $setuphold 提示error	fangwang85 2019-1-22	86633	bysg312 2021-1-22 14:34
[资料] HDMI	羽无芯 2021-1-19	24736	bffgot 2021-1-22 14:32
[求助] 有大哥有Artix-7的原理图吗	runningpiggy 2021-1-21	12102	ianFYB 2021-1-21 20:33
[求助] 关键路径中逻辑时延占比较小，布线延迟占比较大	come_on_sn 2021-1-14	73210	a12349221 2021-1-21 12:04
[求助] ARM官网上找不到文档提及的相关C++和头文件	meacle101 2021-1-20	32202	im.leo 2021-1-21 09:43
[求助] 为啥Emulator不能混用？	strug 2010-4-28	33635	542002990 2021-1-21 08:31
[求助] 用VCS对同一模块电路仿真时，时序图不一致的问题	被选召的孩子 2021-1-20	23276	被选召的孩子 2021-1-20 21:26
[求助] 关于时序优化的困惑	come_on_sn 2021-1-18	42382	come_on_sn 2021-1-20 17:10
哪位熟悉dft ...2	liufuyuan 2006-12-4	1314708	RayCing 2021-1-19 20:21
[资料] Image Processing for Embedded Devices ...2 3	shoaibsaiufuddi 2013-3-24	2911889	guo_j_d 2021-1-19 14:42
[求助] 关于时序优化的困惑	come_on_sn 2021-1-18	01696	come_on_sn 2021-1-18 19:16
[求助] 带PAD综合后，做仿真为什么时钟pad没有输出？ ...2	edacw 2012-10-29	1110676	SDU2019LY 2021-1-18 17:09
[求助] 关于DDR3乒乓操作 ...2	bjh552125624 2017-7-17	1611099	liubendan 2021-1-17 20:53
[求助] ISE静态时序报告中参数含义	come_on_sn 2021-1-17	02295	come_on_sn 2021-1-17 13:43
[求助] 写了个时钟切换代码。。。希望前辈指教	Blando 2021-1-15	72948	jake 2021-1-16 21:17
[招聘] IC部门缺人，有没有想换工作的	tomzhuo 2020-6-6	93582	murphy522 2021-1-16 18:10
[讨论] 有没有搞硬件加速器的同学	qmdong 2020-10-12	43187	murphy522 2021-1-16 18:04
[求助] 调整design goals and strategies为timing performance MAP报error	come_on_sn 2021-1-16	01828	come_on_sn 2021-1-16 07:46
[求助] vivado生成DDR3 IP核时Multy-Controller的问题	liubendan 2021-1-15	01937	liubendan 2021-1-15 16:50
[求助] 请教在多电压域串联供电下，两个芯片间双向通讯的电路如何设计呢？	althars 2021-1-15	02404	althars 2021-1-15 13:49
[求助] 一个统计8位输入字中1的个数的verilog问题	chang75161 2015-5-28	713112	come_on_sn 2021-1-15 09:20
[求助] set_fanout_load与set_max_fanout ...2	speedUp 2011-5-20	1915626	greatao 2021-1-14 19:10
[求助] 刚接触编写verilog代码，有很多问题。。。希望前辈指教	asylum-seeker 2017-2-7	53050	IC有我心 2021-1-14 16:21
[求助] 求助 PT的一些问题 Prime time 【2013-4-7日更新问题】 ...2 3	61ping 2012-11-29	2413565	lulanlanily 2021-1-14 14:51
[求助] Xilinx的mmcm时钟问题	a620006577 2021-1-13	02382	a620006577 2021-1-13 21:15
[求助] ./configure命令报错	Merker 2021-1-13	22191	amodaman 2021-1-13 16:13
[原创] 为了clock gate而添加的组合电路	小强mach 2021-1-12	12228	loglong 2021-1-13 16:08
[求助] 求助！如何寻找32位数据中第一个非零的位置 - [悬赏 50 信元资产]	JINNINE 2021-1-11	84831	loglong 2021-1-13 14:50
[求助] NC-verilog仿真原理图，inout类型的端口无法写入数据？	just_meme 2021-1-12	02386	just_meme 2021-1-12 22:41
[求助] 原理图输入数字电路设计经验，如何规划职业生涯？	just_meme 2021-1-9	42780	asic_service 2021-1-12 17:27
[求助] uvm在vcs+verdi中的bebug	zhou19891227 2021-1-12	02809	zhou19891227 2021-1-12 17:13

1 ... 147 148 149 150151152 153 154 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1