在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于FPGA中高速DAC和DDS的问题 feiyuzhuxian 2016-10-26 45090 黑桃ACE 2021-3-10 21:41
[求助] 门控时钟能实现占空比为50%的8分频吗? dqwuf2008 2021-3-10 01935 dqwuf2008 2021-3-10 16:15
[讨论] vivado传参 hitten 2021-3-8 64288 hitten 2021-3-10 09:37
[解决] 参数化的位宽 user123random 2018-3-9 43565 shu_hlq 2021-3-10 01:47
[求助] 游标卡尺型TDC的延迟理论上不是能做的很小吗?什么限制了精度 阿斯siur 2021-3-9 02139 阿斯siur 2021-3-9 15:05
[求助] 怎样快速看懂一个较大的verilog模块代码  ...23 fjmwu 2012-8-20 2316559 兵熊熊一窝 2021-3-8 17:59
[求助] input_delay和ouput_delay在顶层有pad的情形下如何设置 zhang113 2021-3-3 42401 zhang113 2021-3-6 12:09
[原创] BUFG的驱动能力 谁枫而飘 2021-3-5 03558 谁枫而飘 2021-3-5 22:36
[求助] 关于奇数分频电路的毛刺问题  ...23 songzijian87 2012-10-8 2616953 rvisk 2021-3-5 17:54
[求助] ISE中 ILA IP核增加观测信号后,时序不符合要求 come_on_sn 2021-3-5 01858 come_on_sn 2021-3-5 09:14
[求助] altera的quartusII中在进行时钟约束的时候set_clock_groups选择asynchronous或者exclusive是不是都一样 851018986 2021-3-3 12222 gaurson 2021-3-4 19:29
[原创] 芯片降压后的未解之谜:hold的罪过吗? 新人帖 lichangyun 2021-3-3 63737 lichangyun 2021-3-4 16:07
[原创] 请问有没有关于比特币矿机的硬件设计降低功耗的文件跟软件调试知识教程 谢谢你我的哥 2020-3-31 32709 zzj0329 2021-3-4 13:04
[原创] Verilog基本电路设计之四(去抖滤波) 精华3  ...234 杰克淡定 2016-6-20 3535190 jfeta 2021-3-4 08:27
[原创] 跑前仿真报错 bhd740 2018-2-3 78848 tanghaihua 2021-3-3 17:54
[求助] 数字IC设计,状态机用的多吗 lk1210 2021-3-2 62816 SophiaCheng 2021-3-3 15:15
[求助] leakage power的问题 新人帖 bingw0105 2021-3-2 02133 bingw0105 2021-3-2 19:00
[求助] 关于后仿真 logue 2021-3-2 02143 logue 2021-3-2 14:45
[求助] FPGA查看routing resources多出来的是什么鸭 Arthurjlin 2021-3-1 22519 Arthurjlin 2021-3-2 13:59
[求助] Verilog中自定义一个函数 实现统计7bit输入信号中1的个数的功能  ...23 come_on_sn 2021-1-14 249834 黑桃ACE 2021-3-1 22:06
[求助] 如何根据伪代码画出正确的datapath和状态图? zjulsh 2016-4-22 54140 a8750110 2021-3-1 22:04
[原创] AEC-Q100-009 ELECTRICAL DISTRIBUTIONS ASSESSMENT tomyang2008 2016-10-21 34669 a8750110 2021-3-1 21:57
[求助] 如何在ARM官网上下载UMC工艺库 52927605@qq.com 2021-3-1 02268 52927605@qq.com 2021-3-1 14:35
[原创] Avalon总线接口模块,需要的带走 xinzaihenhao 2015-10-4 63943 jimcmwang 2021-2-26 11:29
[原创] 强烈推荐 vs code中的一个写HDL的插件 WZY970213 2021-2-26 03025 WZY970213 2021-2-26 09:49
[求助] v c s激活的时候出现问题 新人帖 sxd9490 2021-2-25 22640 sxd9490 2021-2-25 13:55
[求助] IP核综合的问题 dqwuf2008 2021-2-23 63016 kk2009 2021-2-25 13:33
[求助] ModelSim 能不能仿 带有 upf的设计??? 浩然若枫 2016-2-24 84351 vsop 2021-2-24 15:25
[求助] 如何查看vcs编译文件的顺序? dqwuf2008 2021-2-22 22969 gaurson 2021-2-23 16:25
[求助] I2C从机设计 新人帖  ...2 qq2007go 2021-1-25 1810700 nuaa_zdh_yzy 2021-2-23 10:26
[讨论] ultraedit verilog模板脚本 luoyanghero 2016-1-31 84303 徐常杭 2021-2-22 22:23
[活动] sky到成都电子科大现场交流:《On-Chip-Bus精讲》了 asic_service 2020-10-19 94920 asic_service 2021-2-22 17:32
[求助] 写1清0 - [悬赏 5 信元资产] 芒果奶提 2021-2-22 34468 fhy420462303 2021-2-22 15:11
[求助] 多时钟周期设定问题 xbllzf 2021-2-20 32238 nuaa_zdh_yzy 2021-2-22 08:56
[原创] 作为一名女性ICer,能在这行干下去吗 新人帖 精华3  ...2345 夏尔 2019-11-4 4832287 tinybluebottle 2021-2-21 10:35
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-31 15:21 , Processed in 0.031691 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块