在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 哪位大哥使用过leda?介绍下使用方法如何?有synopsys的workshop吗? zh123456789 2010-7-30 87450 Desingman 2021-2-7 20:44
[求助] Modelsim 无法打开Structure 窗口 新人帖 啥都不会而已 2021-2-7 12487 asic_service 2021-2-7 20:14
[求助] 关于ethernet mac ip核的问题  ...2 gzdy 2013-4-17 1112049 细腻青花瓷 2021-2-7 20:03
[求助] RISCV spike pk 失败求助 玉林枫 2021-1-11 74024 玉林枫 2021-2-7 17:22
[原创] 王钰 2021-2-6 02463 王钰 2021-2-6 21:57
[求助] Xilinx的器件输出管脚可以设置OD类型吗 daneast 2021-1-11 63171 andywang3791 2021-2-6 18:20
[求助] vcs安装目录下自带的doc下hello_world目录下,make all后无法运行vsim randolpha 2021-2-4 32657 randolpha 2021-2-6 13:12
[求助] 如何轻易把RTL所有net的前后port都列出来? asdtick 2021-2-3 42408 fhy420462303 2021-2-5 11:39
[求助] SCAN会优化掉寄存器? 新人帖 huanfbenboy 2021-1-27 42401 huanfbenboy 2021-2-4 17:43
[求助] 想在ISE中通过ILA观察顶层输出信号 come_on_sn 2021-2-2 32390 come_on_sn 2021-2-4 16:19
[求助] TSE IP核不给我tx_ready信号 新人帖 land 2021-2-1 22381 fhy420462303 2021-2-4 15:39
[求助] 求助VCS仿真gatelevel  ...2 althars 2021-2-3 196857 althars 2021-2-4 12:59
[求助] 求R8051XC2代理联系方式 cxj2010 2019-5-24 32900 McuPlayer2013 2021-2-4 12:23
[求助] 反相器实现高电平转低电平 新人帖 shungege 2021-2-3 53885 kgdvfhpfss 2021-2-4 10:33
[求助] verilog中,module一开始声明I/O时,output和reg连用是什么意思? cyberly 2012-9-11 712389 摩卡咖啡 2021-2-3 20:22
[求助] 如果有一个2输入的cell,且同时变化,那么输出延时怎么查 janlesion 2021-2-2 12116 A1985 2021-2-2 19:34
[原创] 实现spi yex 2021-1-28 13718 loglong 2021-2-2 14:46
[求助] SD 读数 CRC error chentao0801 2021-1-28 12202 loglong 2021-2-2 14:35
[求助] 什么级别或者档次的fpga芯片,能软解H265不卡顿? dolphin2012 2014-11-30 34324 xuhua52 2021-2-2 09:45
[求助] xilinx的板子写入BRAM里的数据怎么读出来 hjc19951212 2020-11-19 33015 向死而生 2021-2-1 22:58
[求助] vivado sdk PS如何发送一拍ready信号给PL端 新人帖 seok123 2020-11-26 12208 向死而生 2021-2-1 22:55
[讨论] 802.11的MAC层设计 simple_1010 2015-6-9 33207 kingmomo0007 2021-1-31 16:51
[资料] 并行FIR优化 羽无芯 2021-1-30 03550 羽无芯 2021-1-30 14:35
[求助] ISE中时序报告中net delay很大应该怎么解决呢 come_on_sn 2021-1-28 32367 javasun 2021-1-30 11:09
[求助] 自制zynq 7z010板卡sd boot失败 zjunmai 2021-1-27 54960 RotaryEngine 2021-1-29 15:44
[原创] 总线竞争 aabbuutt1 2009-9-4 15736 kingmomo0006 2021-1-28 20:19
[讨论] AXI 总线疑问 494693243 2020-3-4 45375 kingmomo0003 2021-1-28 18:08
[求助] 为啥AXI总线AW地址总是全0?? 新人帖 rv_1101 2020-8-10 22968 kingmomo0003 2021-1-28 17:56
[招聘] FPGA /数字ic 北京一线互联网大厂 Willa.Wei 2021-1-12 42797 Willa.Wei 2021-1-28 14:04
[求助] 关于async FIFO指针同步的理解 vin3ent 2020-7-10 22986 kingmomo0001 2021-1-28 13:38
[讨论] 有简单的几句代码能够填满FPGA资源吗? iyaowu 2021-1-15 33120 flyboy 2021-1-28 10:37
[原创] Python与Zynq的桥梁,米尔PYNQ开发板来了 limubai 2020-3-25 12840 zml125 2021-1-27 15:44
[求助] .vpd文件如何转换成.fsdb的文件 dqwuf2008 2021-1-26 11839 A1985 2021-1-27 09:36
[求助] 请教产品说明书中的这些图像是怎么测出来的 新人帖 人如其名 2021-1-26 22611 人如其名 2021-1-27 09:28
[求助] vcsmx2018 编译fpga库的问题 roc2007 2021-1-26 13280 asic_service 2021-1-27 09:09
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-8 02:24 , Processed in 0.029583 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块