设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › uvm lab 1.1 的lab1遇到问题求解
12
返回列表 发新帖
楼主: liaoyh123

[求助] uvm lab 1.1 的lab1遇到问题求解

[复制链接]
gaurson
发表于 2021-4-14 18:19:57 | 显示全部楼层
解决办法可以分享吗？
回复 支持 反对

举报

liaoyh123
 楼主| 发表于 2021-4-15 19:15:29 | 显示全部楼层


liaoyh123 发表于 2021-4-13 20:25
刚刚解决了，谢谢啦


我把端口的信号类型搞错了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

liaoyh123
 楼主| 发表于 2021-4-15 21:33:47 | 显示全部楼层


gaurson 发表于 2021-4-14 18:19
解决办法可以分享吗？


我把端口的数据类型搞错了
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 10:59 , Processed in 0.014535 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表