在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2004|回复: 4

[求助] vcs仿真是不是不写testbench就不能仿真

[复制链接]
发表于 2021-3-21 20:17:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
只编译原文件是不是不行啊,我一直报错。但是加上testbench的文件vcs都可以仿真,正常debug
 楼主| 发表于 2021-3-21 20:17:59 | 显示全部楼层
有办法把写出来的模块先仿真一下看看有没有错误,再写testbench进行仿真啊
发表于 2021-3-22 14:40:13 | 显示全部楼层
没有testbench就相当于你不给显示器接电源和hdmi等信号线,你让它怎么工作?显示些啥?
如果你只是想看看代码有没有语法错误,那可以先用spyglass查查lint,或者直接Verdi打开看看有没有报错,但是要看代码功能,就一定要写testbench给激励做动态仿真
发表于 2021-3-22 18:02:03 | 显示全部楼层
你的描述应该就是VCS仿真的第一步,编译源文件,应该是可以的。但要把仿真流程走完,应该是需要tb的。
 楼主| 发表于 2021-3-23 10:28:24 | 显示全部楼层
谢谢大家,我只是想看源文件有没有语法错误,问题已经解决了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:33 , Processed in 0.016360 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表