reg 变量 wire变量 always敏感变量不全

天天PDF · 发表于 2011-7-13 20:15:39

您需要登录才可以下载或查看，没有账号？注册

x

reg 变量除了综合成锁存器，寄存器还能不能综合成其他类型？

以下代码中，always敏感列表不全，那综合出来的电路是什么样的？为什么quartus综合出来的电路跟敏感列表全是一样。

复制代码

A1985 · 发表于 2011-7-13 21:48:18

只是综合和仿真不一样而已，工具还是知道滴。

lhlhualin · 发表于 2011-7-13 22:04:07

综合结果一样楼上说的很对仿真实验肯定是不一样的

天天PDF · 发表于 2011-7-14 11:20:57

这怎么解释呢？综合的电路一样的，但仿真结果不一样。

Lawee · 发表于 2011-7-14 12:13:21

找个低版本的quartus试试看，就能看到不同了

chenyoyo · 发表于 2011-9-9 12:30:56

我也碰到这个问题，求大侠赐教哇

wangbo19852008 · 发表于 2011-9-22 11:24:26

高版本的QII综合工具已经很强大了，夏宇闻老师的Verilog一本语法书上好像有专门的说明，你可以去查查，我也忘了，现在一般都是always @ （*）

syai02 · 发表于 2011-9-22 16:29:10

可参考VERILOG2003的设计

Hope801 · 发表于 2021-3-29 20:28:47

[原创] reg 变量 wire变量 always敏感变量不全