关于功耗分析中的Wire Model

aureage

最近在功耗分析时遇到如下问题，望前辈们能给点意见
1. PTPX功耗分析，average模式，导入了ICC PR之后的Netlist,SPEF,DC时的SDC,所有Lib,门仿真的SAIF,功耗分析的report中显示的Wire_Model 为Flash的lib模型（见下图）很奇怪，log里面没有报“没有设置线负载模型”的问题。很奇怪。另外，功耗分析的结果也比较不理解，Net Switch Power（9.27%）,没有Cell Internal Power（90%）高,对于110nm工艺来说正常吗,还是我跑SAIF的应用问题？

2. 鉴于以上问题，我有用DC中的Power Compiler做了一次功耗分析，导入的文件包括： ICC PR之后的Netlist, SPEF, LIB, SAIF,(与PTPX的输入文件相同) 报出的功耗信息中使用的线负载模型是StandCell lib中的模型，貌似更合理，但是，其功耗也是Internal Power远远高于Switch Power。但是DC在 read_verilog -netlist读入Netlist之后，报了很多“the undeclared symbol 'n18' assumed to have the default net type, which is 'wire' (VER-936)”的Warning,请问该如何解决

综上：
如何在两个脚本中设置线负载模型？
Internal Power > Switch Power这么多的情况合理吗？
DC报的这个Warning是否对其分析有影响

以上，谢谢大家
DC 的Report


PTPX的Report




【Solution Manual】
ptpx中的wire_model问题解决如下：
set_wire_load_mode top  #这条不加也可以，默认
set_wire_load_model -name wl0  #设置成StandCell lib中定义的default wire load model
功耗结果并没有变化

Andy126