在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6123|回复: 17

[求助] 为什么设计中多为上升沿采样?

[复制链接]
发表于 2021-3-22 20:59:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在AHB协议中,仲裁器采样都是上升沿采样,只知道下降沿不行,但不知道为什么  谢谢看到的人帮忙解答  谢谢!
发表于 2021-3-22 21:41:29 | 显示全部楼层
这个因设计习惯而已。
你如果去看spi里面,正沿采样负沿驱动,正沿驱动负沿采样。都是有的啊。
发表于 2021-3-22 21:47:18 | 显示全部楼层
理论上 rising transition 特性好
发表于 2021-3-23 10:29:29 | 显示全部楼层


A1985 发表于 2021-3-22 21:47
理论上 rising transition 特性好


因为N型管比P型管打开快?
 楼主| 发表于 2021-3-23 11:21:22 | 显示全部楼层
为什么 rising transition特性好呀? 选用上升沿采样还有别的原因吗?
发表于 2021-3-23 11:37:55 | 显示全部楼层
理论上上升沿的transition 比较好!
发表于 2021-3-23 14:26:19 | 显示全部楼层
猜测和PLL设计相关,很多PLL保证周期不保证占空比(50%),一些std cell的clk driver也是优化的上升沿。个人意见,等大神。
发表于 2021-3-24 10:32:21 | 显示全部楼层
这也是我一直困惑的问题。
 楼主| 发表于 2021-3-24 11:37:28 | 显示全部楼层
我后来问了同事他们也说到占空比的事。(不知道对不对,仅供参考)
就是时钟的上升沿的时间是确定的,什么时候电平由低变高 但是设计中会遇到占空比不是50%,或者其它比例的情况,这样的话处于高电平下降的时间就是不确定的,也就是下降沿什么时候下降不确定  那么这个时候如果用下降沿采样就不能准确把握具体下降时间。
发表于 2021-3-24 14:39:17 | 显示全部楼层
其实无论上升沿或者下降沿都是可以的,但是同事一般都建议使用上升沿设计,我觉得这个主要是设计习惯的问题吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-8 16:33 , Processed in 0.024098 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表