具体要求如下：
工作职责：
1、 参与IC项目的规格定义和算法、架构设计
2、 根据所负责的模块或系统，承担以下设计任务
a. 微架构设计
b. Verilog RTL设计，含简单功能验证
c. 设计PPA评估及优化，以达成PRD要求
d. RTL Lint，CDC等交付前质量检查
e. 相关时序约束或Power Profile撰写
3、 支持数字中端及DFT的相关工作，确保设计需求得到最优化实现
任职资格：
1. 3/6年以上数字IC设计相关岗位实作经验
2. 具备扎实的Verilog编程经验，充分理解SOC设计思想
3. 熟悉数字芯片开发流程和逻辑综合、时序约束、低功耗设计方法
4. 具备以下一个或多个领域的技能或背景：
a. 通信类电路，包括Modem/DFE，数字基带设计等
b. 信号处理类电路设计，包括各类FIR/CIC滤波器，SDM，HPF的设计实现
c. 总线与数据通路设计，包括AHB/AXI，Cache Controller，2D DMA等
d. 外设接口或复杂状态控制模块设计
e. SOC顶层设计，包括MCU与总线集成，pinmux，自动化连线，CRGU设计等
5. 具备以下一项或多项条件者优先
a. 蓝牙SOC项目流片经验
b. 扎实的脚本编写和应用能力
c. 流利的英语听说能力，海外团队合作经验
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2020-12-11 16:58:45
楼主
