数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31347|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 156 157 158 159160161 162 163 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 请问dc综合后如何基于每个模块的clock gating报告。 report_clock_gating命令显示的好像只有总的	classfor 2020-12-28	04231	classfor 2020-12-28 17:35
[求助] ISE联合modelsim进行后仿	come_on_sn 2020-12-25	52381	come_on_sn 2020-12-28 17:18
[求助] Quartus prime Assembler报错的原因	kikazzx 2020-12-28	02936	kikazzx 2020-12-28 15:28
[讨论] 组合逻辑有没有必要复位？	linghuqiubai 2015-1-16	75620	dreamfly123123 2020-12-28 14:24
[求助] FPGA上实现的MCU连接jlink失败，能识别ID，但连接失败	mysoul 2020-12-9	53462	daxueliujisheng 2020-12-28 13:46
[求助] XILINX MIG(DDR3) IP的AXI接口与APP接口的区别以及优缺点对比	bysg312 2020-12-27	45590	dqwuf2008 2020-12-28 11:11
[求助] 求助VCS仿真提示/bin/sh: 0: Illegal option -h的问题	luoch28 2020-11-17	54498	花岗小岩 2020-12-26 17:39
[求助] ISE联合modelsim开发遇到一个神奇的现象	come_on_sn 2020-12-25	52470	come_on_sn 2020-12-26 10:01
[求助] ncverilog仿真出现错误	小white 2019-2-28	58541	luosuhua2008 2020-12-25 12:16
[讨论] LFSR一个时钟周期想跳转32个状态，怎样的实现方式既节约资源，速度又快？ ...2	半人小马 2016-9-25	108732	田宗艳 2020-12-25 11:22
[求助] 求助综合中2个group合并的问题	goaheadxxt 2020-12-24	22708	goaheadxxt 2020-12-25 09:21
[求助] 数字设计有没有修补的算法之类的	lk1210 2020-12-24	12546	courageheart 2020-12-25 09:17
[求助] quartus II综合gtech网表问题	mysoul 2020-12-23	33125	mysoul 2020-12-24 16:53
[讨论] verilog取平均數	lewispoiuy 2020-12-23	55223	l13787908861 2020-12-24 11:16
[资料] 8051定时器二代码分享	萌萌哒章鱼 2016-7-25	64587	ibubapa 2020-12-24 10:39
[求助] 【求】dvt_eclipse license	iknowzxc 2020-11-16	32924	gengyunzhi 2020-12-24 09:38
[求助] 包含DSP48的关键路径优化	come_on_sn 2020-12-22	72509	come_on_sn 2020-12-24 09:36
[求助] 对clock mux的STA分析 ...2	Gary.wang 2012-9-21	1415547	sdustyj 2020-12-24 09:20
[求助] 时钟网络和复位网络结构分析	13129969857 2020-12-23	02466	13129969857 2020-12-23 17:41
[原创] 调用vivado ILA 核如何查看更长时间的仿真（默认只有1024个采样）	lsfzlj 2016-1-14	77940	wll_123_hi 2020-12-23 16:16
[求助] 如何使用dc获取不同工作模式的report？	一个很酸的李子 2020-12-10	12253	l13787908861 2020-12-23 13:05
[求助] vhdl代码有个错误大佬们帮忙看看	JmHm 2020-12-23	41601	jake 2020-12-23 12:12
[资料] 推荐一个不错的数字IC/FPFA设计课程，已在某大公司使用 ...2 3	asic_service 2019-4-12	2920446	ayamitek 2020-12-22 16:11
[求助] a+bc=(a+b)(a+c)怎么推到出来的	iwantto 2020-12-8	53321	mlgbb 2020-12-22 13:52
[讨论] 有懂全息投影算法的吗？一起做事	春野雪 2020-12-22	02370	春野雪 2020-12-22 11:26
请教Verilog高手关于位拼接运算符的问题 ...2 3	gatezte2008 2009-4-14	2128492	yu19950720 2020-12-21 14:03
[求助] 基于FPGA的视频图像采集与压缩存储	liu666666 2016-10-26	45129	omnik 2020-12-21 13:34
[求助] spyglass的ac_cdc01a规则检查错误如何解决	IC菜鸟无敌 2020-12-11	34410	l13787908861 2020-12-21 12:23
[求助] FPGA系统时序性能被低速时钟限制的问题	come_on_sn 2020-12-21	02224	come_on_sn 2020-12-21 11:04
[求助] NVDLA large 有在集成的么	hxj19870216 2020-12-21	02618	hxj19870216 2020-12-21 10:59
[原创] NVDLA nv-full 所有sanity case 波形分享	atremp 2019-11-30	84750	hxj19870216 2020-12-19 22:36
[求助] centos/rhel synopsys工具安装问题 ...2	dkjhl623 2012-8-1	1410335	DragonAByss 2020-12-19 22:18
[求助] 小白求助	勇敢的螺丝钉 2020-12-18	53190	勇敢的螺丝钉 2020-12-18 20:45
[原创] Formality形式验证问题请教！！！！！！	雨打溪风 2010-12-24	66217	夏尔 2020-12-18 14:12
[求助] ISE14.7调用modelsim 功能仿真正常，但是上板下载bit文件某个模块就出错了 ...2	come_on_sn 2020-12-15	136549	come_on_sn 2020-12-17 17:24

1 ... 156 157 158 159160161 162 163 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31347|排名: 10

快速发帖

浏览过的版块

站长推荐 /2