EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31149|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 156 157 158 159160161 162 163 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] verilog use $random, why random seed be force changed?	luoyanghero 2020-10-3	12247	luoyanghero 2020-10-5 10:05
[求助] AMS报如下错误，解决不了，求助	刘海峰2018 2020-10-4	11407	刘海峰2018 2020-10-5 10:01
[求助] nand flash 接口转换问题	husthxing 2020-10-2	02295	husthxing 2020-10-2 20:31
[求助] SOC设计集成 ...2 3	Timberlake666 2019-5-30	2311672	xlteam2 2020-10-1 21:53
[求助] 新手求教！modelsim 里的transcript 不显示display语句的内容？ ...2	longtengniu 2018-3-21	149168	wanhua 2020-10-1 15:08
[求助] 寻找HDMI和HDCP相关IP的规格书 - [悬赏 1000 信元资产]	lindenliu 2020-9-29	02849	lindenliu 2020-9-29 15:00
[转贴] 基于减法操作除法器的算法---Verilog实现	xdfq 2020-9-29	03438	xdfq 2020-9-29 09:41
[转贴] 网络、交换技术	xdfq 2020-9-29	03020	xdfq 2020-9-29 09:36
[原创] 讨论-基于pci-e ethernet接口的大规模FPGA验证 ...2 3	wxwangyan 2014-5-19	2513661	gubels 2020-9-26 10:19
如何用VHDL或verilog HDL实现时钟的2倍频？ ...2 3 4 5 6..12	xzffff 2003-8-7	11174724	都市小虫 2020-9-25 21:29
[求助] 关于建立宏单元的问题 ...2	扬名立万 2014-10-30	128062	weena 2020-9-25 13:37
[求助] signaltap数据区间不对应（差一个）	lishuxuan 2020-9-23	01900	lishuxuan 2020-9-23 17:19
[求助] 关于二次多项式的硬件电路实现（带小数点）	ZHZIC 2020-8-10	42196	student2010 2020-9-23 14:37
[求助] system verilog 的task 入口参数ref类型，net参数如何传进去？	litterstrong 2013-1-11	68231	liumo163 2020-9-23 10:38
[求助] FPGA如何实现幂函数 ...2	VINCENT-XIAO 2015-3-12	139387	zjc13260566870 2020-9-22 20:27
[求助] 请问有大佬了解中兴微电子IP设计部门吗	yan007 2020-9-22	12184	yan007 2020-9-22 17:25
[求助] STM USART协议相关	easyfuse 2020-9-17	82931	easyfuse 2020-9-21 21:51
[讨论] [经验] FPGA原型验证的技术进阶之路	Emelee 2020-8-21	24075	xiaoxiao123456 2020-9-21 19:18
[求助] vhdl语法求助	freebigfish 2020-9-18	23077	freebigfish 2020-9-21 08:48
[求助] 请问DC综合的时候金属preferred routing direction报错	helimpopo 2017-8-31	42740	杨星辰 2020-9-20 19:47
[资料] Hua为2019年机试题汇总	zgaytc 2020-9-4	63171	zgaytc 2020-9-18 14:16
[求助] 基于FPGA的数字图像处理原理及应用__牟新刚里的txt文件格式是什么样的	hnlxf 2020-9-17	02208	hnlxf 2020-9-17 16:06
[原创] 在FPGA中对一个浮点数进行下取整有什么好的方法？ ...2 3 4	zhangtaozt 2011-3-9	3018664	Kqingzhi 2020-9-17 13:57
[求助] ”在FPGA上实现Matlab算法“中的“定点浮点转换”到底是什么意思？	zhuyuefeng2009 2014-9-9	57074	Kqingzhi 2020-9-17 13:54
[求助] 求simvision中文教程	dqwuf2020 2020-9-17	12715	14082100gao 2020-9-17 11:32
[求助] multi-driven 问题	llpprr 2020-9-15	64258	独孤败天999 2020-9-17 10:46
[求助] altera FPGA中硬DSP使用	dongbl1973 2020-9-9	32318	sitasinan 2020-9-16 22:22
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题方法之一	fjpmagen 2016-9-7	210219	chiu80615 2020-9-16 17:34
[讨论] 5. synplify综合错误：Port ‘m_clk’ on Chip drives PAD loads and non PAD loads	xdylang 2012-11-13	54848	helimpopo 2020-9-16 16:46
[原创] 关于时钟的最小脉宽和最小周期的仿真测试	skyskybird 2020-5-12	32909	夏尔 2020-9-16 15:40
[求助] 有用过60bit*60bit的乘法器吗？	bravexplorer 2020-9-15	32603	bravexplorer 2020-9-16 15:33
[求助] pc发送数据给fpga收不到返回数据	lishuxuan 2020-9-12	22262	lishuxuan 2020-9-16 10:17
[原创] modelsim仿真中如何建立*.mem初始化文件？	american007 2020-9-9	52841	越远 2020-9-15 20:18
[求助] 请问大家在FPGA内如何更好的实现乘法，乘加的，是直接用* 还是用IPcore	bravexplorer 2020-9-11	44077	越远 2020-9-15 19:40
[求助] 求推荐数字IC 前端方向英文书籍	lk1210 2020-9-11	22362	asic_service 2020-9-15 11:43

1 ... 156 157 158 159160161 162 163 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 22 |主题: 31149|排名: 7

快速发帖

浏览过的版块

站长推荐 /1