FPGA系统时序性能被低速时钟限制的问题

come_on_sn · 发表于 2020-12-21 11:04:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 come_on_sn 于 2020-12-21 11:21 编辑

RT，想请教下大家。如果一个系统主时钟是192M，但是会从FMC接口读取一个低速时钟比如96M，编译结束后查看定时报告显示：系统能跑到的最高频率被这个低速时钟限制（下图所示的Minimum Period=6.00ns 最高频率为166.66M）

具体如下图所示：
微信截图_20201221105957.png

大佬们有什么解决思路吗？菜鸡先行谢过了~

账号		自动登录	找回密码
密码			注册

[求助] FPGA系统时序性能被低速时钟限制的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1

[求助] FPGA系统时序性能 被低速时钟限制的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1

[求助] FPGA系统时序性能被低速时钟限制的问题