数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31073|排名: 8

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 159 160 161 162163164 165 166 ... 888 / 888 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] a=!(b)与a=!(\|b) 有什么区别， verilog ...2	bandit 2010-4-2	149756	西南山谷 2020-7-20 15:41
[求助] xilix vivado 开发软件中各个软件有什么区别？	evilfool911 2020-7-19	02473	evilfool911 2020-7-19 21:26
[求助] 关于altera 中PLLip的配置问题	nm2012 2020-7-19	02276	nm2012 2020-7-19 13:32
[求助] ALTERA关于FPGA PCIE写事务	shangdim0 2016-3-1	52956	固执的寻觅 2020-7-18 20:29
[原创] modelsim仿真出现内存不足的警告怎么解决 - [悬赏 20 信元资产]	lbzhu 2020-7-17	13216	himingway 2020-7-18 01:18
[求助] 组合逻辑毛刺的问题	mysoul 2020-7-1	83821	mysoul 2020-7-17 10:05
[求助] 如何对某知识进行深入学习？	西西在冰城 2015-10-8	93082	西西在冰城 2020-7-16 09:24
[求助] 带选择的2输入D触发器时序电路分析问题请教	yjj_123 2020-7-12	22241	asic_service 2020-7-15 16:49
[招聘] 数字芯片前端设计	春虫虫 2020-7-15	02552	春虫虫 2020-7-15 14:12
[原创] M8051 8-BIT MICROCONTROLLER - [阅读权限 255] ...2 3 4 5	LoktikVJ 2009-2-28	448034	zenghongyan 2020-7-15 14:10
[求助] ISE12.4不能调用synplify201009 ...2 3 4	ltx20000 2010-12-27	3621971	qww634872760 2020-7-14 15:15
[求助] Xilinx官网下载VIVADO，登录拒绝，该怎么下？	一语奔驰 2016-1-2	44269	zzj0329 2020-7-14 12:42
[求助] 求教vivado工程中如何使用xil_defaultlib.D_flipflop	freebigfish 2020-7-11	27479	freebigfish 2020-7-14 08:46
[解决] 请问Vivado能否使用类似Quartus的虚拟引脚功能(Virtual Pin) - [已解决]	yishuad 2020-7-13	34570	luowentao 2020-7-13 17:24
[求助] altera的FPGA关于调用altlvds_rx的问题	nm2012 2020-7-13	12512	nm2012 2020-7-13 01:36
[讨论] 一块FPGA可以同时工作在几个时钟频率下？	kalelshey 2013-8-1	65150	nm2012 2020-7-13 01:08
[求助] 问个语法verilog问题哦 ...2	呱呱年 2019-11-7	155749	xlteam2 2020-7-12 04:11
[讨论] DC中这种时钟设计应该如何进行约束	SKILLER 2013-12-10	95555	liu675 2020-7-11 15:40
[求助] 负阻LC振荡器的可变电容设计	Augustus98 2020-7-10	32119	Augustus98 2020-7-11 11:27
[求助] 后防真	fangwang85 2020-7-10	12507	asic_service 2020-7-11 11:26
[求助] 转置RAM 按列写按行读 - [悬赏 10 信元资产]	burning233 2020-7-9	13224	henry.wang 2020-7-10 18:49
[求助] 滤波器的输出有效数据问题	lbzhu 2020-7-8	12276	henry.wang 2020-7-10 18:37
[求助] 相同工艺下，面积小了10%，功耗翻了好几倍。	Crosshairs 2020-6-26	32823	gbzhh 2020-7-10 18:04
[求助] FPGA与RTL8211EG调试时，数据上传到电脑丢包	yyz1988 2020-7-10	02442	yyz1988 2020-7-10 15:17
[求助] 新手求教vivado时序约束不满足怎么处理？	woodstock 2020-7-8	35079	zzj0329 2020-7-10 15:03
[求助] verilog中for语句和generate for语句的区别？	gamefan567 2016-10-1	36971	zzj0329 2020-7-9 20:44
[原创] 请问ptpx的功耗如何分类	atlandis 2020-7-9	02498	atlandis 2020-7-9 15:39
[讨论] 8个8bit*8bit乘法器，消耗多少个DSP资源？ - [悬赏 100 信元资产]	zhanghui110 2020-7-5	44018	Jungolf 2020-7-9 11:53
[求助] 哪位大侠接触过compass 1.2um的库啊	jack5230 2012-12-27	12127	Desingman 2020-7-8 16:15
[原创] Quartus Prime 18.1 Lite Edition 版本需要破解吗？	american007 2020-5-10	24232	tcswyy999 2020-7-8 15:00
[转贴] Synchronous FIFO Verilog Code	PayPal 2020-7-4	12901	willtuna 2020-7-8 13:55
[求助] 如何学习ASIC前端设计	Jwang1314 2020-7-1	42459	student2010 2020-7-8 10:00
[讨论] IC 设计期刊	494693243 2020-2-19	63802	失忆x 2020-7-7 17:51
[活动] PCIe！PCIe！各位大神一起来讨论！一起搞定它！ ...2 3 4 5 6	爱在00身边 2013-7-10	5426475	陆琦 2020-7-7 16:22
[原创] 让你的UltraEdit支持Verilog和VHDL高亮显示的方法！！ ...2 3 4 5 6..11	184747187 2010-4-24	10938167	jinj198908 2020-7-7 13:20

1 ... 159 160 161 162163164 165 166 ... 888 / 888 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 7 |主题: 31073|排名: 8

快速发帖

浏览过的版块

站长推荐 /1