在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] system verilog 的task 入口参数ref类型,net参数如何传进去? litterstrong 2013-1-11 68420 liumo163 2020-9-23 10:38
[求助] FPGA如何实现幂函数  ...2 VINCENT-XIAO 2015-3-12 139748 zjc13260566870 2020-9-22 20:27
[求助] 请问有大佬了解中兴微电子IP设计部门吗 yan007 2020-9-22 12270 yan007 2020-9-22 17:25
[求助] STM USART协议相关 新人帖 easyfuse 2020-9-17 83062 easyfuse 2020-9-21 21:51
[讨论] [经验] FPGA原型验证的技术进阶之路 新人帖 Emelee 2020-8-21 24242 xiaoxiao123456 2020-9-21 19:18
[求助] vhdl语法求助 freebigfish 2020-9-18 23243 freebigfish 2020-9-21 08:48
[求助] 请问DC综合的时候金属preferred routing direction报错 helimpopo 2017-8-31 42857 杨星辰 2020-9-20 19:47
[资料] Hua为2019年机试题汇总 zgaytc 2020-9-4 63286 zgaytc 2020-9-18 14:16
[求助] 基于FPGA的数字图像处理原理及应用__牟新刚 里的txt文件格式是什么样的 hnlxf 2020-9-17 02286 hnlxf 2020-9-17 16:06
[原创] 在FPGA中对一个浮点数进行下取整有什么好的方法?  ...234 zhangtaozt 2011-3-9 3019101 Kqingzhi 2020-9-17 13:57
[求助] ”在FPGA上实现Matlab算法“中的“定点浮点转换”到底是什么意思? zhuyuefeng2009 2014-9-9 57226 Kqingzhi 2020-9-17 13:54
[求助] 求simvision中文教程 dqwuf2020 2020-9-17 12791 14082100gao 2020-9-17 11:32
[求助] multi-driven 问题 新人帖 llpprr 2020-9-15 64428 独孤败天999 2020-9-17 10:46
[求助] altera FPGA中硬DSP使用 dongbl1973 2020-9-9 32463 sitasinan 2020-9-16 22:22
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题方法之一 fjpmagen 2016-9-7 210393 chiu80615 2020-9-16 17:34
[讨论] 5. synplify综合错误:Port ‘m_clk’ on Chip drives PAD loads and non PAD loads xdylang 2012-11-13 54933 helimpopo 2020-9-16 16:46
[原创] 关于时钟的最小脉宽和最小周期的仿真测试 skyskybird 2020-5-12 33052 夏尔 2020-9-16 15:40
[求助] 有用过60bit*60bit的乘法器吗? bravexplorer 2020-9-15 32707 bravexplorer 2020-9-16 15:33
[求助] pc发送数据给fpga收不到返回数据 lishuxuan 2020-9-12 22392 lishuxuan 2020-9-16 10:17
[原创] modelsim仿真中如何建立*.mem初始化文件 ? american007 2020-9-9 52935 越远 2020-9-15 20:18
[求助] 请问大家在FPGA内如何更好的实现乘法,乘加的,是直接用* 还是用IPcore bravexplorer 2020-9-11 44237 越远 2020-9-15 19:40
[求助] 求推荐 数字IC 前端方向英文书籍 lk1210 2020-9-11 22459 asic_service 2020-9-15 11:43
[求助] dc综合时怎样不改变所有逻辑单元与其管脚名称 lqqqqqq 2020-9-14 11783 asic_service 2020-9-14 19:56
[求助] D触发器输入和输出接与门的功能是什么? 摩卡咖啡 2020-9-2 32897 kuangjianghua 2020-9-14 15:49
[求助] synopsys的官方文档在官网哪个部分 新人帖 安阳权志龙 2020-9-14 01780 安阳权志龙 2020-9-14 00:36
[求助] 用100MHz clock 输入给DDS ipcore产生39MHz的IQ输出,可行吗? bravexplorer 2020-8-15 32806 everhappy 2020-9-13 00:30
[求助] verilog中(* XXX *)是什么意义?请看第二行 tazngxi 2017-4-3 67747 紫荆的传说 2020-9-11 17:07
[原创] VHDL中包的定义+函数的定义+过程的定义+函数重构 dai00kk 2020-7-26 12646 PaulDE 2020-9-10 20:31
【求助】时钟数据恢复电路CDR的FPGA实现  ...23456..7 cheng520so 2009-3-19 6736688 fluxay08 2020-9-10 15:40
[求助] VCS MX仿真问题求助 玉林枫 2020-9-6 43479 asic_service 2020-9-10 11:18
[求助] 表达式为 o = a - 3*b +c ,FPGA可以综合。这样写好吗? mil818 2020-9-8 32573 asic_service 2020-9-9 09:18
[求助] 关于串口通信问题 lishuxuan 2020-7-28 32442 ffq513 2020-9-6 22:08
[原创] 怎样学好verilog?学好数字前端?  ...23 ninghao23 2012-4-27 2011626 fat先生 2020-9-6 15:11
[原创] 状态机中的计数器延时判断等于好还是判断小于好? american007 2020-3-8 62983 my2817 2020-9-6 10:45
[求助] Memory Compiler 请教 wumingxuer 2011-5-7 65291 杨遮19 2020-9-4 20:54
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-11-1 07:52 , Processed in 0.027387 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块