clk端口对应的IO pad选择

zhang113 · 发表于 2020-11-20 20:09:11

您需要登录才可以下载或查看，没有账号？注册

x

请问在没有内置PLL的情况下，clk对应的IO pad应该如何选择，才能保证高频情况下，芯片依然能稳定正常工作，谢谢

arthur_wang_orz · 发表于 2020-11-20 22:38:50

如果类似于PCLK这种数字信号随路时钟，看是否频率有要求，输入没什么特别，输出驱动能力注意一点

zhang113 · 发表于 2020-11-21 11:15:42

arthur_wang_orz 发表于 2020-11-20 22:38
如果类似于PCLK这种数字信号随路时钟，看是否频率有要求，输入没什么特别，输出驱动能力注意一点 ...

很多人都说芯片的外接时钟频率一般都比较低，然后用PLL倍频，我没有PLL.想输入100M左右的时钟，不知道IO那块会不会出问题，目前选用的是Schmitt io

arthur_wang_orz · 发表于 2020-11-21 14:49:48

就一般数字IO，频率看工艺和IO的spec，会有描述max freq类似的

zhang113 · 发表于 2020-11-22 11:26:35

arthur_wang_orz 发表于 2020-11-21 14:49
就一般数字IO，频率看工艺和IO的spec，会有描述max freq类似的

好的，谢谢，手头的55nm工艺最高频率才30M

zzj0329 · 发表于 2020-11-22 12:12:01

foundry会提供的专门针对xtal的IO的

[求助] clk端口对应的IO pad选择