在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] VCS启动出现问题,求各位大神解疑 1027199631 2016-10-19 35012 mohamedsaber 2020-10-10 01:05
questasim的覆盖率驱动验证是怎么用的?  ...2 a_a_a 2008-6-24 146906 iNostory 2020-10-9 20:17
[转贴] Simulink HDL Coder——基于模型的FPGA设计  ...2 凌峰探梅 2010-7-12 1510536 freebigfish 2020-10-9 08:44
[求助] 4bit分数时钟分频器设计 easyfuse 2020-10-5 22455 easyfuse 2020-10-8 16:52
[求助] 多时钟域的时钟约束问题 新人帖 Vinson8888888 2020-10-8 02361 Vinson8888888 2020-10-8 15:47
[求助] 请教一个DC综合流程问题 liyirui 2020-10-5 45046 liyirui 2020-10-7 11:02
[求助] NC-verilog仿真:unresolevd in worklib 新人帖 - [悬赏 20 信元资产] just_meme 2020-9-28 23989 zhangli542 2020-10-6 20:23
[讨论] verilog use $random, why random seed be force changed? luoyanghero 2020-10-3 12286 luoyanghero 2020-10-5 10:05
[求助] AMS报如下错误,解决不了,求助 刘海峰2018 2020-10-4 11429 刘海峰2018 2020-10-5 10:01
[求助] nand flash 接口转换问题 husthxing 2020-10-2 02359 husthxing 2020-10-2 20:31
[求助] SOC设计集成  ...23 Timberlake666 2019-5-30 2311962 xlteam2 2020-10-1 21:53
[求助] 新手求教!modelsim 里的transcript 不显示display语句的内容?  ...2 longtengniu 2018-3-21 149298 wanhua 2020-10-1 15:08
[求助] 寻找HDMI和HDCP相关IP的规格书 - [悬赏 1000 信元资产] lindenliu 2020-9-29 02921 lindenliu 2020-9-29 15:00
[转贴] 基于减法操作除法器的算法---Verilog实现 xdfq 2020-9-29 03519 xdfq 2020-9-29 09:41
[转贴] 网络、交换技术 xdfq 2020-9-29 03089 xdfq 2020-9-29 09:36
[原创] 讨论-基于pci-e ethernet接口的大规模FPGA验证  ...23 wxwangyan 2014-5-19 2513830 gubels 2020-9-26 10:19
如何用VHDL或verilog HDL实现时钟的2倍频?  ...23456..12 xzffff 2003-8-7 11176062 都市小虫 2020-9-25 21:29
[求助] 关于建立宏单元的问题  ...2 扬名立万 2014-10-30 128245 weena 2020-9-25 13:37
[求助] signaltap数据区间不对应(差一个) lishuxuan 2020-9-23 01938 lishuxuan 2020-9-23 17:19
[求助] 关于二次多项式的硬件电路实现(带小数点) ZHZIC 2020-8-10 42253 student2010 2020-9-23 14:37
[求助] system verilog 的task 入口参数ref类型,net参数如何传进去? litterstrong 2013-1-11 68331 liumo163 2020-9-23 10:38
[求助] FPGA如何实现幂函数  ...2 VINCENT-XIAO 2015-3-12 139566 zjc13260566870 2020-9-22 20:27
[求助] 请问有大佬了解中兴微电子IP设计部门吗 yan007 2020-9-22 12222 yan007 2020-9-22 17:25
[求助] STM USART协议相关 新人帖 easyfuse 2020-9-17 82995 easyfuse 2020-9-21 21:51
[讨论] [经验] FPGA原型验证的技术进阶之路 新人帖 Emelee 2020-8-21 24150 xiaoxiao123456 2020-9-21 19:18
[求助] vhdl语法求助 freebigfish 2020-9-18 23157 freebigfish 2020-9-21 08:48
[求助] 请问DC综合的时候金属preferred routing direction报错 helimpopo 2017-8-31 42798 杨星辰 2020-9-20 19:47
[资料] Hua为2019年机试题汇总 zgaytc 2020-9-4 63223 zgaytc 2020-9-18 14:16
[求助] 基于FPGA的数字图像处理原理及应用__牟新刚 里的txt文件格式是什么样的 hnlxf 2020-9-17 02253 hnlxf 2020-9-17 16:06
[原创] 在FPGA中对一个浮点数进行下取整有什么好的方法?  ...234 zhangtaozt 2011-3-9 3018907 Kqingzhi 2020-9-17 13:57
[求助] ”在FPGA上实现Matlab算法“中的“定点浮点转换”到底是什么意思? zhuyuefeng2009 2014-9-9 57154 Kqingzhi 2020-9-17 13:54
[求助] 求simvision中文教程 dqwuf2020 2020-9-17 12754 14082100gao 2020-9-17 11:32
[求助] multi-driven 问题 新人帖 llpprr 2020-9-15 64343 独孤败天999 2020-9-17 10:46
[求助] altera FPGA中硬DSP使用 dongbl1973 2020-9-9 32394 sitasinan 2020-9-16 22:22
[原创] 解决“Design Compiler is not enabled. (DCSH-1)”问题方法之一 fjpmagen 2016-9-7 210291 chiu80615 2020-9-16 17:34
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-7 07:33 , Processed in 0.032009 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块