数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 157 158 159 160161162 163 164 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] always块对同一个reg进行赋值无法综合	lishuxuan 2020-12-11	72983	lishuxuan 2020-12-17 15:30
[求助] HDLBits: Sim/circuit10 的解题思路	wsylgt2 2020-5-2	25241	abeey 2020-12-17 13:55
[求助] 【SV】SystemVerilog中随机数位数问题 - [悬赏 38 信元资产]	JINNINE 2020-12-16	23491	iwantto 2020-12-16 21:45
[求助] VERDI editable schematic	thjan65 2020-12-16	02501	thjan65 2020-12-16 21:34
[求助] 上电复位[已解决]	qwpsmile 2012-8-13	67844	charleszhou 2020-12-16 19:14
[原创] dspbuilder安装流程！就酱，本宝宝试了两天，看遍教程，终于装好了！！！	CXClss 2015-10-31	43962	wpybuaa 2020-12-16 09:34
[求助] 求gvim的安装教程和安装包	艾克0928 2018-5-23	22929	steven_sun 2020-12-16 06:38
[求助] spyglass如何读取DesignWare加密文件	nangua001 2019-5-16	76058	chentb1990 2020-12-15 20:12
[求助] 关于jtag调试频率的问题	rv_1101 2020-12-4	76743	l13787908861 2020-12-15 16:27
[求助] vivado编译时接口自定义数据类型报错 - [悬赏 100 信元资产]	JINNINE 2020-12-10	43104	l13787908861 2020-12-15 15:23
[其它] 出黑金xlinx zynq AX7010	mr1victor 2020-12-14	12961	l13787908861 2020-12-15 10:17
[求助] 求助！vivado报错: hierarchical name in type reference is not allowed - [悬赏 54 信元资产]	JINNINE 2020-12-15	02990	JINNINE 2020-12-15 00:41
[求助] verilog中>0和>32'd0的比较方式是不一样的吗	Arthurjlin 2020-12-14	13379	A1985 2020-12-14 17:37
[原创] 有做NOC的没有?交流交流 ...2	larrylxl 2010-1-9	1710007	kingmomo0002 2020-12-13 20:32
[原创] 求助各位前辈，offer选择，AI or 5G? ...2	seaguoyi 2020-10-16	125707	seaguoyi 2020-12-13 19:22
Xilinx ISE 7.1i的下载	chmingxin 2007-1-1	29297	jihuang0212 2020-12-12 22:05
[求助] fpga 的inout接口一直处于输出状态该怎么解决	老范啊 2020-12-12	22637	老范啊 2020-12-12 11:07
[讨论] ASIC设计里面有哪些常见的低功耗处理手法?区别是什么	Emmayi 2020-12-11	12359	Emmayi 2020-12-11 15:06
[求助] vivado报错：模块的接口问题	JINNINE 2020-12-10	63472	JINNINE 2020-12-11 10:38
[原创] vhdl rising_edge(clk) (clk'event and clk='1')的区别？	american007 2020-12-11	02266	american007 2020-12-11 03:39
[求助] 请问，寄存器输出脉冲，可以作为下一级寄存器的时钟端嘛	lk1210 2020-12-10	22585	kk2009 2020-12-11 00:39
[求助] 求助memory compiler生成的双口SRAM的形状面积和深度的问题	倔强阿月 2017-11-7	37999	550503091 2020-12-10 14:47
[求助] TimeGen完整复制或导出	SophiaCheng 2020-12-9	13003	SophiaCheng 2020-12-9 11:09
[资料] 跟sky学数字IC/FPGA设计：全集已出	asic_service 2020-11-9	65627	rvisk 2020-12-9 10:52
[求助] 求芯片设计及芯片验证的模板	dqwuf2008 2020-12-9	02120	dqwuf2008 2020-12-9 09:00
[求助] 包括多个模块的TOP层 STA check问题。	u-527 2020-12-7	62571	leijing 2020-12-8 17:57
[求助] 求解释DC综合时的 comlipe_ultra -SPG ,其中的SPG是神马意思啊？	ccchunyu2652 2012-10-19	74811	xiexie57 2020-12-8 16:12
[求助] verdi如何执行设定设计的仿真？	dqwuf2008 2020-12-7	33135	dqwuf2008 2020-12-8 14:47
[原创] 设计一个DAC需要掌握那些基本知识？？？	chris-colin 2020-12-2	32302	chris-colin 2020-12-8 14:35
[求助] 用hspice或者spectre仿SRAM静态噪声容限	ljb422 2016-5-19	96253	Amyha 2020-12-6 12:05
求助如何得到DC综合以后的电路原理图	xiao198718 2009-1-9	34193	马工 2020-12-3 19:49
[求助] cadence中eval err是什么情况	dabuliedianergo 2020-4-7	35233	llloop 2020-12-3 18:56
[原创] AD采集处理板卡学习资料：429-基于ZYNQ XC7Z035+ADS5474的2路400Msps AD采集处理板卡	orihard1 2020-12-3	02706	orihard1 2020-12-3 16:54
[求助] 老项目	LY1310178117 2020-12-2	95362	LY1310178117 2020-12-3 14:52
[求助] quartus器件库安装	Simba_G 2015-1-9	17413	远方伊舟 2020-12-3 12:05

1 ... 157 158 159 160161162 163 164 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2