在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4314|回复: 2

[求助] HDLBits: Sim/circuit10 的解题思路

[复制链接]
发表于 2020-5-2 08:52:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
This is a sequential circuit. The circuit consists of combinational logic and one bit of memory (i.e., one flip-flop). The output of the flip-flop has been made observable through the output state.
Read the simulation waveforms to determine what the circuit does, then implement it.
什么样的时序电路,能实现所示的波形图?



waveform

waveform
发表于 2020-5-12 10:49:55 | 显示全部楼层
要考虑时序,参考代码:
module top_module (
    input clk,
    input a,
    input b,
    output q,
    output state  );
    always @(posedge clk)
        begin
            if (a==b) state <= a;
            else state <= state;
        end
    assign q = (a==b) ? state : ~state;
endmodule
发表于 2020-5-12 15:30:08 | 显示全部楼层
本帖最后由 abeey 于 2020-5-12 15:52 编辑

a    b    state        q    'state        time
0    0    0            0    0            20/30/40/150
0    0    1            1    0            80/140
0    1    0            1    0            50
0    1    1            0    1            130
1    0    0            1    0            60
1    0    1            0    1            120
1    1    0            0    1            70/90
1    1    1            1    1            100/110

剩下的无脑画表,不做简化得到:


module top_module (
    input clk,
    input a,
    input b,
    output q,
    output state  );
   
    wire state_next;
   
    always @(posedge clk)
        state <= state_next;
   
    assign q = ~state & ~a &  b |
               ~state &  a & ~b |
                state &  a &  b |
                state & ~a & ~b;

    assign state_next = a & b | state & a | state & b;
endmodule


您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-28 04:39 , Processed in 0.015485 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表