在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 6409|回复: 7

[求助] 关于jtag调试频率的问题

[复制链接]
发表于 2020-12-4 23:06:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
小弟又来求助了~~~
最近用jtag调试mcu,发现mcu跑5m时,jtck按要求设置5/4=1.25m是正常工作的,
但是若提升mcu频率至20m,重新生成bit,jtck设置为20/4=5m就死活下载不了程序,
报出个error start stream-loading 的错误,难道jtck跑不高吗?

另外一个问题,由于jtag端口固定,jtck没有使用全局时钟pin,所以我就设置为clock_dedicated_route = false
这样是不是jtck就无法使用create clock 约束了?那我该怎样约束非时钟pin啊?
发表于 2020-12-6 11:18:48 | 显示全部楼层
jtag 跟 target 的时钟一般没有啥直接关系,jtag 一般的极限是 40M,不过要看你们的调试器的材质。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-12-6 20:45:52 | 显示全部楼层


   
abeey 发表于 2020-12-6 11:18
jtag 跟 target 的时钟一般没有啥直接关系,jtag 一般的极限是 40M,不过要看你们的调试器的材质。 ...


我用的cadence的一套软硬件工具,要求是1/4的关系。
目前遇到的问题是mcu很容易约束提升频率,但jtck是固定的非全局时钟pin,默认好像是一般的path吧,jtck怎么使用create_clock来约束到较高的频率?
回复 支持 反对

使用道具 举报

发表于 2020-12-8 09:41:50 | 显示全部楼层
一个不成熟的想法,可否在内部用一个高频时钟对tck进行采样,同步一下,然后再使用
回复 支持 反对

使用道具 举报

发表于 2020-12-8 19:59:17 | 显示全部楼层


   
rv_1101 发表于 2020-12-6 20:45
我用的cadence的一套软硬件工具,要求是1/4的关系。
目前遇到的问题是mcu很容易约束提升频率,但jtck是固 ...


如果只是跑到 5M 应该也没有问题,在 FPGA 上可以直接把 tck 加到全局资源里面,本身 jtag tap 和 cpu 就是在不同的时钟域里面的。

提高频率之后,你要确定 probe 到 jtag 引脚上的信号质量要足够的号。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-12-8 22:21:08 | 显示全部楼层


   
abeey 发表于 2020-12-8 19:59
如果只是跑到 5M 应该也没有问题,在 FPGA 上可以直接把 tck 加到全局资源里面,本身 jtag tap 和 cpu 就 ...


tck 怎么加到全局资源里?jtag插槽pin是固定死的,tck不是时钟pin啊,这怎么弄?
回复 支持 反对

使用道具 举报

发表于 2020-12-9 09:52:15 | 显示全部楼层


   
rv_1101 发表于 2020-12-8 22:21
tck 怎么加到全局资源里?jtag插槽pin是固定死的,tck不是时钟pin啊,这怎么弄?
...


用原语将 tck 连接到全局布线资源里面看看。
回复 支持 反对

使用道具 举报

发表于 2020-12-15 16:27:35 | 显示全部楼层
路过学习,很实用,谢谢分享
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 13:36 , Processed in 0.015365 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表