设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › ISE联合modelsim开发遇到一个神奇的现象
返回列表 发新帖
查看: 2220|回复: 5

[求助] ISE联合modelsim开发遇到一个神奇的现象

[复制链接]
发表于 2020-12-25 10:17:18 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
百思不得其解，想请教下论坛里的各位大佬们。

工作频率为192M时钟，功能仿真正常，上板测试不正常（定时报告的最高频率达不到192M），
于是将主时钟降到160M，可以正常工作，通信指标如误比特率正常。但是发射机信道输出2路波形中有一路在chipscope中观测是错误的，另一路是正常的。错误波形整体表现为向下平移，均值不在0附近，如下图所示）。红色为正常波形，蓝色为错误波形
微信截图_20201225101025.png

通过添加中间节点信号定位到是白噪声生成模块错误，该模块代码是从前人继承过来的，本身应该没有问题，加之功能仿真输出正常也可从侧面说明。
谢谢大家了~
回复

使用道具 举报

 楼主| 发表于 2020-12-25 15:43:09 | 显示全部楼层
自顶一下，谢谢大家
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-12-25 17:17:58 | 显示全部楼层
如果你怀疑与时钟频率有关系，检查一下时序报告，约束的timing是否符合最高频率要求
回复 支持 反对

使用道具 举报

发表于 2020-12-25 17:19:16 | 显示全部楼层
可以协助分析时序问题，可联系QQ 63464404
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-12-26 10:01:07 | 显示全部楼层


   
dingliang2017 发表于 2020-12-25 17:17
如果你怀疑与时钟频率有关系，检查一下时序报告，约束的timing是否符合最高频率要求 ...


谢谢回答，检查了时序报告 符合时钟频率的要求
不过布局布线后最高时钟频率只有160.03M 刚刚符合要求的160M
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

 楼主| 发表于 2020-12-26 10:01:53 | 显示全部楼层
本帖最后由 come_on_sn 于 2020-12-26 11:31 编辑


   
dingliang2017 发表于 2020-12-25 17:19
可以协助分析时序问题，可联系QQ 63464404


嗯嗯，谢谢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-23 02:37 , Processed in 0.015650 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表