在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3094|回复: 7

[求助] 关键路径中逻辑时延占比较小,布线延迟占比较大

[复制链接]
发表于 2021-1-14 17:14:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如下图所示:
时延占比.png (图1 出错路径逻辑时延占比)            微信截图_20210114164520.png (图2为其中一条错误路径)
请问大家,有什么优化时序的思路呢?可以手动减小布局布线延迟吗?


发表于 2021-1-14 18:54:09 | 显示全部楼层
优化时序主要是看关键路径上都有什么耗时的部分。手工动布局一旦需求发生变化,又要重新做,代价有些高
 楼主| 发表于 2021-1-14 20:11:58 | 显示全部楼层


abeey 发表于 2021-1-14 18:54
优化时序主要是看关键路径上都有什么耗时的部分。手工动布局一旦需求发生变化,又要重新做,代价有些高 ...


嗯嗯,如果关键路径时延65%以上都是布局布线时延 这种该怎么优化呢
发表于 2021-1-15 12:55:19 | 显示全部楼层
image.png
 楼主| 发表于 2021-1-15 16:27:01 | 显示全部楼层


哦哦 我是用的ISE工具
发表于 2021-1-17 18:25:52 | 显示全部楼层
在APR繞線時有優化延遲工具
 楼主| 发表于 2021-1-18 14:45:52 | 显示全部楼层


a12349221 发表于 2021-1-17 18:25
在APR繞線時有優化延遲工具


您好,能具体展开说下吗?不太理解
发表于 2021-1-21 12:04:12 | 显示全部楼层
logic delay 與net delay差異懸殊,我猜可能在synthesis時,output loading或critical path沒有optimize好,或是SDC與SDF沒有設定好,
所以可以考慮把APR後產出的SDC與SDF給synthesis重跑,做疊代方式優化看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-19 07:09 , Processed in 0.027217 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表