求助，这样两个寄存器的输出合法吗？

lk1210

请问这个sign的波形，按照下面电路结构产生是不是合适的？

always@(negedge clk) begin

    if(cnt == 1)

        sign <= 0;

   else

        sign <= sign;

end

always@(posedge clock) begin

   if(cnt == 1)

      sign <= 1;

   else

     sign <= sign;

end

我总感觉这样的驱动方式不太对，这样的波形要怎么生成？

guugel

分别用 posedge 和 negedge 采样后，再 or 输出即可。

1. always @(posedge clk or negedge rst_n)
   
2.     if (~rst_n)
   
3.         q1 <= 1'b0;
   
4.     else
   
5.         q1 <= ~q1;
   
6. 
   
7. always @(negedge clk or negedge rst_n)
   
8.     if (~rst_n)
   
9.         q2 <= 1'b0;
   
10.     else
    
11.         q2 <= ~q2;
    
12. 
    
13. assign out = q1 | q2;
    

复制代码

kk2009

楼上写得不错

gaurson

2楼可以。

couldnothelp

你需要定义至少4个信号，reg输出要做运算