为了clock gate而添加的组合电路

小强mach

很多公司有规定design的cg率，所以人为添加门电路达到cg的判断条件。 一般是使用异或电路作为always的else if条件

请问：
异或带来的功耗以及增加的面积 与cg降低的功耗相比，二者对design来讲，哪个更优。

loglong

没明白你怎么使用异或电路作为always的elseif条件，能讲的更清楚一点吗？
通常来说clock cg会降低功耗，因为首先clock tree上的功耗不小，没有gate就一直在toggle。

但是如果是为了插cg而插cg，那么cg本身的逻辑应该是会让功耗增加的。所以我建议是把你的逻辑写得满足cg的条件，而不是去加无效逻辑。