在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1730|回复: 4

[求助] TestBench与预期不符

[复制链接]
发表于 2021-1-9 18:12:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
仿真波形,为什么会当拍就变。
reg AWVALID_reg;
always@(posedge iClk) begin
   if(iReset)
    AWVALID_reg<=1'b0;
   else
     AWVALID_reg<=AWVALID;
end

如上所示,clk上升沿AWVALID变高,立马AWVALID_reg也变高,当拍两个同同时变高,AWVALID是另外一个模块传过来的
求助,有没有人遇到过此类问题

发表于 2021-1-10 11:36:26 | 显示全部楼层
多看竞争,延迟等。
 楼主| 发表于 2021-1-10 15:51:48 | 显示全部楼层


A1985 发表于 2021-1-10 11:36
多看竞争,延迟等。


我是在testbench里面进行模块互联的,把整个设计包成一个顶层,在去仿真,就没出现差一个cycle的问题
发表于 2021-1-10 21:01:51 | 显示全部楼层
加个延迟就好啦
 楼主| 发表于 2021-1-11 10:03:38 | 显示全部楼层


dqwuf2020 发表于 2021-1-10 21:01
加个延迟就好啦


是对激励加延迟吗
Thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 23:26 , Processed in 0.017374 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表