Verilog代码没太看明白

come_on_sn

   

        

            
1.     function    [8:0] fix_point;
   
2. 
   
3.         input   [9:0] data;
   
4. 
   
5.     begin
   
6. 
   
7.         if (data[9] == 1'b0 && |data[8:8] == 1'b1)
   
8. 
   
9.             fix_point = {1'b0,{(8){1'b1}}};
   
10. 
    
11.         else if (data[9] == 1'b1 && &data[8:8] == 1'b0)
    
12. 
    
13.             fix_point = {1'b1,{(8){1'b0}}};
    
14. 
    
15.         else
    
16. 
    
17.             fix_point = data[8:0];
    
18. 
    
19.     end
    
20. 
    
21.     endfunction
            

   

    复制代码

不太明白条件判断中 同时有&&  和 | 是什么意思呢？谢谢了

ffq513

if ((data[9] == 1'b0) && (|data[8:8] == 1'b1))这样写是不是能看懂？

rvisk

不习惯打括号的人，应该打死

come_on_sn

   

ffq513 发表于 2021-1-6 17:49
if ((data[9] == 1'b0) && (|data[8:8] == 1'b1))这样写是不是能看懂？

您好 data[8:8]和data[8]在Verilog语法中有什么差别吗

come_on_sn

   

ffq513 发表于 2021-1-6 17:49
if ((data[9] == 1'b0) && (|data[8:8] == 1'b1))这样写是不是能看懂？

我能明白是这样 但是不太理解| 不是双目运算符吗？为什么只有一个 操作数data[8:8]呢？

ffq513

   

come_on_sn 发表于 2021-1-7 10:04
我能明白是这样 但是不太理解| 不是双目运算符吗？为什么只有一个 操作数data[8:8]呢？
...

|可以是单目运算符，例如：|（0001 ）= 1，可以理解为递减运算符
简单理解就是把矢量所有位做或运算，结果是1bit数据
类似的&也是这样，做与运算；^做异或运算

ffq513

   

come_on_sn 发表于 2021-1-7 09:59
您好 data[8:8]和data[8]在Verilog语法中有什么差别吗

data[8:8]表示这是一个1bit的矢量
data[8]表示1bit标量

come_on_sn

   

ffq513 发表于 2021-1-7 10:29
data[8:8]表示这是一个1bit的矢量
data[8]表示1bit标量

  if (data[9] == 1'b0 && |data[8:8] == 1'b1)
谢谢您了，这个条件表达式是不是可以等价于 （data[9]==0 && data[8]==1）呢？

ffq513

   

come_on_sn 发表于 2021-1-7 10:32
if (data[9] == 1'b0 && |data[8:8] == 1'b1)
谢谢您了，这个条件表达式是不是可以等价于 （data[9]==0 ...

在你这个代码里面，可以这么理解

come_on_sn

   

ffq513 发表于 2021-1-7 10:57
在你这个代码里面，可以这么理解

谢谢了