NC-verilog仿真：unresolevd in worklib

just_meme

使用IC617，NC-verilog仿真数字电路报错，数字电路为原理图输入，仿真时在elobrate design时failed，提示“pmos 和 nmos unresolved in worklib”，pmos和nmos是这个电路最底层的晶体管。百度搜到的回答很少，基本是说缺少verilog的仿真库？
我不是太明白，不过我有一个“sample”的库，但是不知道怎么加这个仿真库。
真心请教，是哪里的问题，应该可以怎么解决。


谢谢。

zhangli542

有模拟器件了，需要在AMS里跑，PMOS和NMOS还需要调用相应的Verilog-A的模型，以及模拟电平和数字逻辑间转换的rule。

zhangli542

有模拟器件了，需要在AMS里跑，PMOS和NMOS还需要调用相应的Verilog-A的模型，以及模拟电平和数字逻辑间转换的rule。