设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › XILINX SPARTAN中VCCO和VREF
12
返回列表 发新帖
楼主: xylm28

XILINX SPARTAN中VCCO和VREF

[复制链接]
legerliu
发表于 2016-3-15 10:10:26 | 显示全部楼层
那么请问一下，在同以bank里面，vcco为1.5v的话。这个bank可以同时支持sstl15、LVCMOS15吗？
回复 支持 反对

举报

myself2004
发表于 2016-3-15 16:30:07 | 显示全部楼层
回复 11# legerliu


   可以的。
回复 支持 反对

举报

cubewater
发表于 2016-9-3 12:42:12 | 显示全部楼层
请问前辈们，在什么情况下，VREF可以用作通用IO？谢谢！
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 15:12 , Processed in 0.016070 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表